-
公开(公告)号：CN112771224A
公开(公告)日：2021-05-07
申请号：CN201980063797.0
申请日：2019-09-27
Applicant: 松下电器产业株式会社 , 大和房屋工业株式会社
Inventor： 反田耕一 , 谷口祥平 , 春山星秀 , 中塚牧人 , 阪根信一 , 久我裕一郎 , 北川宏司 , A·D·潘 , 菱仓博文 , 五岛畅之 , 细川明宏 , 阪根正行 , 近藤崇 , 佐藤胜之 , 田中丰 , 杉原通
Abstract: 本发明是将被处理物展开并折叠的处理装置，其包括：多个保持装置，该多个保持装置能对被处理物的任意的点进行保持；载置装置，该载置装置能载置被处理物；以及控制装置，该控制装置基于在多个保持装置的至少2个对被处理物的2个端点进行保持的状态下拍摄到的图像，对至少具有2个长边部分的第1被处理物进行识别，并在使用多个保持装置和载置装置的展开处理中控制第1被处理物的展开处理，以使得与其它被处理物的展开处理不同。
-
公开(公告)号：CN112771224B
公开(公告)日：2023-06-13
申请号：CN201980063797.0
申请日：2019-09-27
Applicant: 松下控股株式会社 , 大和房屋工业株式会社
Inventor： 反田耕一 , 谷口祥平 , 春山星秀 , 中塚牧人 , 阪根信一 , 久我裕一郎 , 北川宏司 , A·D·潘 , 菱仓博文 , 五岛畅之 , 细川明宏 , 阪根正行 , 近藤崇 , 佐藤胜之 , 田中丰 , 杉原通
Abstract: 本发明是将被处理物展开并折叠的处理装置，其包括：多个保持装置，该多个保持装置能对被处理物的任意的点进行保持；载置装置，该载置装置能载置被处理物；以及控制装置，该控制装置基于在多个保持装置的至少2个对被处理物的2个端点进行保持的状态下拍摄到的图像，对至少具有2个长边部分的第1被处理物进行识别，并在使用多个保持装置和载置装置的展开处理中控制第1被处理物的展开处理，以使得与其它被处理物的展开处理不同。
-
Patent Agency Ranking
公开(公告)号：CN1822229A
公开(公告)日：2006-08-23
申请号：CN200610009243.7
申请日：2006-02-15
Applicant: 松下电器产业株式会社
Abstract: 通过使用用于监控重写状态的电路和用于对应于重写操作次数而改变读取条件的电路，基于监控重写状态的结果来优化数据“0”和数据“1”二者的可靠性容限或者数据“0”或数据“1”之一的可靠性容限，以实现高可靠性和较大的重写操作次数。
-
公开(公告)号：CN101640068A
公开(公告)日：2010-02-03
申请号：CN200910160243.0
申请日：2009-07-31
Applicant: 松下电器产业株式会社
CPC classification number: G11C16/16 , G11C16/344 , G11C16/3445
Abstract: 非易失性半导体存储装置，存储器阵列具有阵列状配置的存储器单元(101)、多个字线(102)、多个位线(103)及主位线(104)，由能够存储数据的使用区域和不能存储数据的分离区域构成。使用区域配置的多个位线的每一个，通过选择晶体管作媒介，与主位线连接。至少一条主位线，在与使用区域的位线连接的同时，还通过选择晶体管作媒介，与分离区域的位线连接。可抑制反复执行施加擦除电压步骤之际的向位线施加的电压的离差，减少擦除后的Vt离差。
-
公开(公告)号：CN101640062A
公开(公告)日：2010-02-03
申请号：CN200910164655.1
申请日：2009-07-27
Applicant: 松下电器产业株式会社
Abstract: 本发明提供一种半导体存储装置。能充分确保EEPROM等中的存储单元的漏极电压的上升时间，低消耗功率，并且向存储单元提供足够大的漏极电压。晶体管(40)将存储单元(11)的源极设定为浮动状态及接地状态的任意一种。漏极电压产生电路(50)具有连接在第一电源电压与该漏极产生电路的输出端之间的第一开关元件(51)；与第一开关元件(51)并联连接，且比第一开关元件(51)电流能力小的第二开关元件(52)；及在第二开关元件(52)导通之后第一开关元件(51)导通的控制电路(53)，生成向存储单元(11)的漏极应提供的电压。
-
公开(公告)号：CN101640070A
公开(公告)日：2010-02-03
申请号：CN200910164907.0
申请日：2009-07-29
Applicant: 松下电器产业株式会社
Abstract: 本发明提供一种半导体存储装置，能抑制程序操作时向存储单元施加接地电源时产生的因IR-DROP而导致的接地电压上升。针对与存储单元(MC)的源极和漏极连接的位线(MBL0)、(MBL1)，与接地端之间设置有放电晶体管(D0)、(D1)。放电晶体管(D0)、(D1)的栅极接收由DS解码驱动器(53)生成并输出的相互独立的放电控制信号(DS0)、(DS1)。存储单元(MC)的程序操作时，针对施加接地电压的位线(MBL0)，能够利用放电晶体管(D0)来设定接地电压。
-
公开(公告)号：CN1975931A
公开(公告)日：2007-06-06
申请号：CN200610162911.X
申请日：2006-11-29
Applicant: 松下电器产业株式会社
CPC classification number: G11C16/12 , G11C11/5628 , G11C16/16 , G11C16/3454 , G11C16/3459 , G11C2211/5621 , G11C2211/5641
Abstract: 本发明提供一种非易失性半导体存储器件，由多个在单一的电荷存储部位具有3个以上的阈值电压分布的状态的存储器单元构成存储器单元阵列。利用编程顺序控制电路，将由多个值的数据构成的数据集中所含有的各个数据与上述3个以上的阈值电压分布中的任一个阈值电压分布对应地存储在上述存储器单元，而在重写存储于上述存储器单元的数据时，将在数据的存储中使用的阈值电压分布向一个方向移动来进行数据的重写。
-
-
-
-
-
-
Search Results
7
records
(took 0.039 seconds)
