公开(公告)号：FR3079966B1

公开(公告)日：2022-01-14

申请号：FR1853115

申请日：2018-04-10

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS CROLLES 2 SAS

Inventor： ANDRIEU FRANCOIS ,  BERTHELON REMY ,  GIRAUD BASTIEN

IPC: H01L27/11 ,  G11C11/00 ,  H01L21/8229

Abstract: La demande concerne un circuit intégré à mémoire SRAM et doté de plusieurs niveaux superposés de transistors, le circuit intégré comprenant des cellules SRAM dotées d'un premier transistor et d'un deuxième transistor appartenant à un niveau supérieur de transistors et ayant chacun une double-grille composée d'une électrode supérieure et d'une électrode inférieure agencée de part et d'autre d'une couche semi-conductrice (110), une électrode de grille inférieure du premier transistor étant reliée à une électrode de grille inférieure du deuxième transistor.

公开(公告)号：FR3111019A1

公开(公告)日：2021-12-03

申请号：FR2005537

申请日：2020-05-26

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： DUTARTRE DIDIER

IPC: H01L31/11 ,  H01L27/146

Abstract: Capteur optique intégré, comprenant au moins un module de détection (MD) comportant une photodiode pincée (PPD) comportant au sein d’un substrat semiconducteur, une première région semiconductrice (RG1) ayant un premier type de conductivité située entre une deuxième région semiconductrice (RG2) ayant un deuxième type de conductivité opposé au premier et une troisième région semiconductrice (RG3) ayant le deuxième type de conductivité, plus épaisse, moins dopée et située plus en profondeur dans le substrat que la deuxième région (RG2), et comportant du silicium et du germanium présentant au moins un premier gradient de concentration (GR1 ; GR10). Figure pour l’abrégé : Fig 1

公开(公告)号：FR3092402B1

公开(公告)日：2021-10-22

申请号：FR1900935

申请日：2019-01-31

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2 SAS

Inventor： LECAT--MATHIEU DE BOISSAC CAPUCINE ,  ABOUZEID FADY ,  GASIOT GILLES ,  ROCHE PHILIPPE ,  MALHERBE VICTOR

IPC: G01R29/02

Abstract: Mesure de la durée d'une impulsion La présente description concerne un dispositif (1) comprenant : un premier circuit (11) comportant une première chaine d'étages (113a) identiques définissant des première et deuxième lignes à retard ; un deuxième circuit (14) comportant une deuxième chaine d'étages (113b) identiques aux étages de la première chaine, la deuxième chaine définissant des troisième et quatrième lignes à retard ; et un troisième circuit (13) reliant sélectivement la troisième ligne à retard, la quatrième ligne à retard ou une première entrée (133) du troisième circuit à une même entrée (112) du premier circuit (11). Figure pour l'abrégé : Fig. 1

公开(公告)号：FR3089086B1

公开(公告)日：2021-09-24

申请号：FR1871689

申请日：2018-11-22

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： SULER ANDREJ ,  ROY FRANÇOIS

IPC: H04N5/355 ,  H01L27/00

Abstract: Dispositif imageur intégré comportant au moins un pixel (PX) comprenant au moins une tranchée s’étendant dans le substrat (SB), ladite au moins une tranchée étant tapissée d’un matériau isolant (1) et comprenant un empilement d’une première région de poly-silicium (P1) et d’au moins une deuxième région de poly-silicium (P2) séparées par une couche dudit matériau isolant (1) Figure pour l’abrégé : Fig. 2

公开(公告)号：FR3103318A1

公开(公告)日：2021-05-21

申请号：FR1912793

申请日：2019-11-15

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： JIMENEZ MARTINEZ JEAN

IPC: H01L27/06 ,  H01L21/425 ,  H01L21/77 ,  H01L21/8222 ,  H01L29/70

Abstract: L’invention concerne un circuit intégré comprenant un transistor de type semiconducteur à oxyde métallique à diffusion latérale de type N, dit transistor NLDMOS (21), comprenant une région active (27) semiconductrice de substrat (22) présentant une conductivité de type P, dans lequel le circuit intégré comprend en outre sous la région active (27) de substrat, une région semiconductrice enterrée (38) présentant une conductivité de type N+ plus fortement dopée que la région active (27) de substrat. Figure pour l’abrégé : Fig 2

公开(公告)号：FR3102612A1

公开(公告)日：2021-04-30

申请号：FR1912072

申请日：2019-10-28

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： MAMDY BASTIEN

IPC: H01L31/107 ,  G01S7/4865 ,  H01L27/144

Abstract: Un circuit intégré comprend un substrat (SBT) semiconducteur incorporant un réseau (RES) de diodes de type diode à avalanche déclenchée par photon individuel comportant au moins deux diodes (SPAD1, SPAD2) adjacentes l’une à l’autre, et un miroir de Bragg (MB) respectivement interposé entre lesdites au moins deux diodes (SPAD1, SPAD2) adjacentes, le miroir de Bragg (MB) étant adapté pour empêcher une propagation de lumière entre ces deux diodes. Figure pour l’abrégé : 2

公开(公告)号：FR3091007B1

公开(公告)日：2021-03-05

申请号：FR1873756

申请日：2018-12-21

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： GOURAUD PASCAL ,  RISTOIU DELIA

IPC: H01L21/46 ,  H01L21/02

Abstract: Fabrication de cavités La présente description concerne un procédé de fabrication de cavités comprenant une étape de formation simultanée d'une première cavité (104) dans une première région (110) de semiconducteur massif et d'une deuxième cavité (102) dans une deuxième région de semiconducteur (114) sur isolant (112), les première et deuxième cavités comprenant un palier au niveau de la face supérieure de l'isolant (112). Figure pour l'abrégé : Fig. 1

公开(公告)号：FR3099964A1

公开(公告)日：2021-02-19

申请号：FR1909210

申请日：2019-08-14

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： SCHMITT JOEL ,  SAIDI BILEL ,  JOBLOT SYLVAIN

IPC: H01L21/285 ,  H01L21/22 ,  H01L21/3213

Abstract: Procédé de réalisation d’une électrode dans un substrat de base et dispositif électronique, dans lesquels au moins une tranchée (4) est réalisée dans le substrat de base (2) et cette tranchée est remplie d’une matière amorphe recuite pour former une électrode en une matière cristallisée (5), et dans lesquels des particules (20) sont implantées dans la partie de l’électrode située du côté de la face frontale du substrat de base. Figure pour l’abrégé : Fig 1.

公开(公告)号：FR3085369B1

公开(公告)日：2021-01-08

申请号：FR1857846

申请日：2018-08-31

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： BAUDOT CHARLES

IPC: B82Y20/00 ,  G02F1/01 ,  G02F1/035

Abstract: La présente description concerne un modulateur électro-optique (1) comprenant un guide d'onde (101) comportant de multiples puits quantiques (103) dans une cavité (105) du guide d'onde (101).

公开(公告)号：FR3098017A1

公开(公告)日：2021-01-01

申请号：FR1907165

申请日：2019-06-28

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： REYNARD JEAN-PHILIPPE ,  FAVENNEC LAURENT ,  LHOSTIS SANDRINE

IPC: H01L21/70 ,  H01L21/324

Abstract: Procédé de réalisation d’un dispositif électronique et dispositif électronique, dans lesquels un premier étage électronique (2) et un deuxième étage électronique (3) sont réalisés séparément et sont montés et empilés l’un au-dessus de l’autre et comprennent des plots de contact (5, 6) situés les uns au-dessus des autres et reliés entre eux, le premier étage électronique (2) incluant des composants électroniques intégrés (7) qui sont spécifiquement choisis de sorte à supporter des traitements thermiques à des températures supérieures à un seuil haut de température (Sh), et le deuxième étage électronique (3) incluant des composants électroniques intégrés (8) qui sont spécifiquement choisis de sorte à supporter des traitements thermiques à des températures inférieures à un seuil bas de température (Sb), inférieur au seuil haut de température (Sh) précité, et qui ne supportent pas des traitements thermiques à des températures supérieures au seuil haut de température (Sh) précité. Figure pour l’abrégé : Fig 1