-
公开(公告)号：KR101423052B1
公开(公告)日：2014-07-25
申请号：KR1020080055347
申请日：2008-06-12
Applicant: 삼성전자주식회사
CPC classification number: G11C16/26 , G11C7/06 , G11C11/5642 , G11C16/349 , G11C2207/068 , G11C2211/5634 , G11C2211/5644
Abstract: 메모리 장치 및 읽기 레벨 제어 방법이 제공된다. 본 발명의 메모리 장치는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이, 상기 복수의 메모리 셀들 중 기준 문턱 전압 구간에 포함되는 문턱 전압을 가지는 메모리 셀의 개수를 세는 카운터, 상기 세어진 개수를 임계 개수와 비교하여 상기 기준 문턱 전압 구간에 기초하여 읽기 레벨을 설정할 지 여부를 결정하는 제1 결정부, 및 상기 세어진 개수 및 상기 임계 개수의 상기 비교 결과에 기초하여 새로운 기준 문턱 전압 구간을 생성하는 제2 결정부를 포함하며, 이를 통해 최적의 읽기 레벨을 결정할 수 있다.
멀티 비트 셀, 멀티 레벨 셀, read level, PID 제어-
92.发明公开
公开(公告)号：KR1020140088421A
公开(公告)日：2014-07-10
申请号：KR1020130000280
申请日：2013-01-02
Applicant: 삼성전자주식회사
CPC classification number: G06F12/0246 , G06F2212/7207
Abstract: The present invention relates to a programming method of a nonvolatile memory. The programming method of the present invention comprises the steps of: generating first to m^th meta data based on first to m^th data; generating rearranged first to m^th meta data by rearranging the first to m^th meta data; and programming the rearranged first to m^th meta data and the first to m^th data in first to m^th pages, respectively.
Abstract translation: 非易失性存储器的编程方法技术领域本发明涉及非易失性存储器的编程方法。 本发明的编程方法包括以下步骤：基于第一到第m个数据产生第一到第m个元数据; 通过重新排列第一到第m个元数据来产生重新排列的第一到第m个元数据; 并分别对第一至第m个第一个元数据和第一至第m个数据进行编程。
-
公开(公告)号：KR101403314B1
公开(公告)日：2014-06-05
申请号：KR1020080048267
申请日：2008-05-23
Applicant: 삼성전자주식회사
CPC classification number: H03M13/611 , G06F11/1072 , G11C7/1006 , G11C11/5642 , G11C16/26 , G11C29/00 , H03M13/13 , H03M13/15 , H03M13/27 , H03M13/2732 , H03M13/2906 , H03M13/3707 , H03M13/3715 , H03M13/47
Abstract: 메모리 장치 및 메모리 데이터 비트 저장 방법이 제공된다. 본 발명의 메모리 장치는 복수의 멀티 레벨 셀들을 포함하는 멀티 레벨 셀 어레이, 상기 멀티 레벨 셀에 기록하기 위한 데이터를 인코딩하여 코드 워드(code word)로 변환하는 에러 정정부, 상기 코드 워드에 포함된 에러 패턴에 대응하는 제1 데이터 패턴을 분석하는 에러 패턴 분석부, 및 상기 분석된 제1 데이터 패턴을 제2 데이터 패턴으로 변환하는 데이터 변환부를 포함하며, 이를 통해 데이터의 장기간 유지 시 발생할 수 있는 데이터 에러를 효율적으로 줄일 수 있어 메모리 장치의 신뢰성을 향상시킬 수 있다.
멀티 레벨 셀, 멀티 레벨 셀, 신뢰성, 에러 패턴, 전하 트랩형 플래시-
公开(公告)号：KR101378602B1
公开(公告)日：2014-03-25
申请号：KR1020080044146
申请日：2008-05-13
Applicant: 삼성전자주식회사
CPC classification number: G11C16/10 , G11C11/5628 , G11C2211/5621
Abstract: 메모리장치및 메모리프로그래밍방법이제공된다. 본발명의메모리장치는복수의멀티비트셀들을포함하는멀티비트셀 어레이, 상기복수의멀티비트셀들에제1 데이터페이지를프로그램하고, 상기제1 데이터페이지가프로그램된멀티비트셀들에제2 데이터페이지를프로그램하는프로그래밍부, 상기제1 데이터페이지가프로그램된멀티비트셀들을제1 그룹및 제2 그룹으로분할하는제1 제어부, 및제1 읽기전압레벨들및 상기제2 데이터페이지에기초하여상기제1 그룹의멀티비트셀들각각의목표문턱전압구간을설정하고, 제2 읽기전압레벨들및 상기제2 데이터페이지에기초하여상기제2 그룹의멀티비트셀들각각의목표문턱전압구간을설정하는제2 제어부를포함하며, 이를통해데이터프로그래밍시의오류를줄일수 있다.
-
公开(公告)号：KR1020140035766A
公开(公告)日：2014-03-24
申请号：KR1020120102468
申请日：2012-09-14
Applicant: 삼성전자주식회사
Abstract: An embedded multimedia card (eMMC) comprises: a clock channel which receives a clock signal from a host; a complementary clock channel which receives a complementary clock signal from the host; a command channel which receives a command from the host or transmits a response to the host; data channels which transmit data to the host or receive the data from the host; a return clock channel which transmits a return clock signal, synchronized with the data to be transmitted to the host, to the host; a complementary return clock channel which transmits a complementary return clock signal to the host; and a reference voltage channel which receives a reference voltage from the host or transmits the reference voltage to the host.
Abstract translation: 嵌入式多媒体卡（eMMC）包括：从主机接收时钟信号的时钟信道; 互补时钟信道，其从主机接收互补的时钟信号; 从主机接收命令或向主机发送响应的命令通道; 向主机发送数据或从主机接收数据的数据信道; 返回时钟信道，其将与要发送到主机的数据同步的返回时钟信号发送到主机; 互补返回时钟信道，其向主机发送互补返回时钟信号; 以及参考电压通道，其从主机接收参考电压或将参考电压发送到主机。
-
Patent Agency Ranking
公开(公告)号：KR101303177B1
公开(公告)日：2013-09-17
申请号：KR1020070061874
申请日：2007-06-22
Applicant: 삼성전자주식회사
CPC classification number: G11C11/5642 , G11C2211/5641 , G11C2211/5646
Abstract: 메모리 셀에 기입된 데이터 비트 수를 저장하는 블록 상태 확인 셀을 구비하는 반도체 장치, 메모리 셀에 기입되어 있는 데이터 비트 수에 따른 메모리 데이터 독출 방법, 및 메모리 셀에 기입된 데이터 비트 수를 저장하는 메모리 프로그래밍 방법이 개시된다. 본 발명에 따른 반도체 장치는 적어도 하나의 메모리 블록 및 컨트롤러를 구비한다. 적어도 하나의 메모리 블록은 데이터를 각각 저장하는 다수의 메모리 셀들 및 상기 메모리 셀에 상기 데이터의 몇 번째 비트까지 기입되어 있는지에 관한 정보를 저장하는 블록 상태 확인 셀을 각각 구비한다. 컨트롤러는 블록 상태 확인 셀에 저장된 비트까지, 메모리 블록으로부터 데이터를 독출한다.
-
公开(公告)号：KR101292574B1
公开(公告)日：2013-08-16
申请号：KR1020070101061
申请日：2007-10-08
Applicant: 삼성전자주식회사
IPC: G06F9/46
CPC classification number: G11C11/5628 , G11C2211/5647
Abstract: 멀티 비트 프로그래밍 장치 및 방법이 제공된다. 본 발명의 멀티 비트 프로그래밍 장치는 페이지 프로그래밍 동작의 제1 데이터를 저장하는 페이지 버퍼, 하나 이상의 비트를 포함하는 상기 제1 데이터 중 프로그램 알고리즘에 기초하여 상기 제1 데이터의 반전 여부를 결정하고, 상기 결정된 반전 여부에 따라 제2 데이터를 생성하고, 상기 제2 데이터를 상기 페이지 버퍼에 저장하는 입력 제어부, 및 상기 페이지 버퍼에 저장된 제2 데이터를 하나 이상의 멀티 비트 셀에 프로그래밍하는 페이지 프로그래밍부를 포함하며, 이를 통해 FP 커플링에 의한 데이터 오염을 최소화할 수 있다.
FP 커플링, 멀티 비트 셀, 데이터 플립-
公开(公告)号：KR101228314B1
公开(公告)日：2013-01-31
申请号：KR1020070090744
申请日：2007-09-07
Applicant: 삼성전자주식회사
Abstract: 본 발명에 따른 열교환기는 서로 이격되게 나란히 배치된 다수의 열교환 핀과, 냉매를 안내하며 다수의 열교환 핀을 관통하도록 설치되는 냉매관과, 물 공급을 위하여 다수의 열교환 핀을 관통하도록 설치되는 살수관과, 친수성 재질로 형성되어 열교환 핀의 하단에 접촉하도록 배치되는 친수성 부재를 포함하여, 열교환 핀의 하단으로 이동한 물이 열교환 핀에 비하여 상대적으로 높은 친수성 재질로 형성되어 있는 친수성 부재로 곧바로 이동하게 되므로 물이 열교환 핀에 머무는 시간이 줄어들고 그에 따라 열교환 핀의 하부에서 발생하는 스케일은 줄어들게 되는 효과가 있다.
Abstract translation: 根据本发明的热交换器包括彼此平行设置的多个热交换翅片，引导冷却剂并安装成穿过多个热交换翅片的冷却剂管，喷水管 并且亲水性部件由亲水性材料构成，与热交换翅片的下端接触配置，因此移动到热交换翅片下端的水直接移动到由亲水性较高的材料形成的亲水性部件 因为更少的时间停留在热交换翅片的水相应刻度在热交换翅片的下部部分中产生具有这样的效果被减小。
-
公开(公告)号：KR1020120113553A
公开(公告)日：2012-10-15
申请号：KR1020110031320
申请日：2011-04-05
Applicant: 삼성전자주식회사
CPC classification number: G11C16/10 , G11C16/0483 , G11C16/3454 , G11C16/26
Abstract: PURPOSE: A nonvolatile memory device and an operating method thereof are provided to improve a threshold voltage distribution of memory cells by controlling the applying time of a program voltage. CONSTITUTION: A plurality of cell strings respectively include a ground selection transistor, a plurality of memory cells, and a string selection transistor. A command and an address are received(S110). Voltage applying time is determined in response to the received command and address(S120). A specific voltage is applied to memory cells of the cell strings corresponding to the received address for the determined voltage applying time(S130).
Abstract translation: 目的：提供非易失性存储器件及其操作方法，以通过控制编程电压的施加时间来改善存储器单元的阈值电压分布。 构成：多个单元串分别包括接地选择晶体管，多个存储单元和串选择晶体管。 接收命令和地址（S110）。 响应于所接收的命令和地址来确定电压施加时间（S120）。 对于所确定的电压施加时间，对与接收到的地址相对应的单元串的存储单元施加特定电压（S130）。
-
公开(公告)号：KR1020120084180A
公开(公告)日：2012-07-27
申请号：KR1020110005575
申请日：2011-01-19
Applicant: 삼성전자주식회사
CPC classification number: H03M7/30 , H03M7/6088 , G06F5/00
Abstract: PURPOSE: A data compressing device, an operating method thereof, and a data processing device thereof are provided to analyze a data pattern and determine whether to compress data according to the analyzed result while the data are transmitted to an input buffer, thereby reducing time for compressing the data. CONSTITUTION: A data pattern analyzing unit(20A) analyzes a pattern of input data transmitted to an input buffer(30) to output an analysis code. A data compression managing unit(40) bypasses data to a non volatile memory device wherein the data are buffered by the input buffer or transmits compressed data to the non volatile memory device wherein the compressed data are generated by compressing the buffered data. The data pattern analyzing unit analyzes an indication bit which shows whether the input data are compressed to output the analysis code. The indication bit is included in a header of the input data.
Abstract translation: 目的：提供一种数据压缩装置及其操作方法及其数据处理装置，用于分析数据模式，并在将数据发送到输入缓冲器时根据分析结果确定是否压缩数据，从而减少 压缩数据。 构成：数据模式分析单元（20A）分析发送到输入缓冲器（30）的输入数据的模式以输出分析代码。 数据压缩管理单元（40）将数据旁路到非易失性存储器件，其中数据由输入缓冲器缓冲，或将压缩数据发送到非易失性存储器，其中通过压缩缓冲的数据来生成压缩数据。 数据模式分析单元分析显示输入数据是否被压缩以输出分析代码的指示位。 指示位包含在输入数据的标题中。
-
-
-
-
-
-
-
-
-
Search Results
209
records
(took 0.034 seconds)
