公开(公告)号：KR101677748B1

公开(公告)日：2016-11-29

申请号：KR1020140148444

申请日：2014-10-29

Applicant: 삼성전자주식회사

Inventor： 권오형 ,  강남준 ,  성덕용 ,  조정현

IPC: H01J37/32 ,  H05H1/46

CPC classification number: H01J37/32183 ,  H01J7/24 ,  H01J37/32091 ,  H01J37/321 ,  H01J37/32146 ,  H01J37/32926 ,  H01J2237/327 ,  H01J2237/334 ,  H05B31/26

Abstract: 본발명의기술적사상에의한펄스플라즈마장치는공정챔버에서반사되는반사전력을최소화하여펄스플라즈마를이용한반도체웨이퍼의식각공정의효율성을향상시키기위해, 0이아닌복수의레벨을가진펄스플라즈마전력을인가하고, 상기복수의레벨의플라즈마전력에따른임피던스정합커패시턴스를상기복수의레벨플라즈마의듀티사이클의비율에따라조합하여임피던스를정합할수 있는것을특징으로한다.

Abstract translation: 脉冲等离子体装置包括处理室，源RF发生器，被配置为向处理室的上电极提供具有第一和第二占空比的第一和第二电平的RF脉冲功率，被配置为指示反射RF功率的反射功率指示器，第一 匹配网络和控制器。 当分别提供第一级RF脉冲功率或第二级RF脉冲功率时，第一匹配网络被配置为将处理室的阻抗与源RF发生器的阻抗分别匹配为第一或第二匹配电容值。 控制器被配置为基于第一和第二匹配电容值和第一和第二占空比的比率来计算第三匹配电容值，将第三匹配电容值提供给第一匹配网络，并且控制源RF发生器和 第一匹配网络。

公开(公告)号：KR1020140090779A

公开(公告)日：2014-07-18

申请号：KR1020130002807

申请日：2013-01-10

Applicant: 삼성전자주식회사

Inventor： 조정현 ,  김형준 ,  전상진 ,  이상헌 ,  이정윤 ,  전경엽 ,  바실리파쉬코프스키

IPC: H05H1/36 ,  H05H1/46 ,  H03H7/40

CPC classification number: H01J37/32183 ,  H01J37/321 ,  H01J37/32165 ,  H01L21/3065 ,  H01L21/67017 ,  H01L21/67069 ,  H05H1/24

Abstract: A method to operate a plasma processing apparatus includes the steps of: outputting a first RF power with a first duty ratio and a first frequency; and outputting a second RF power with a second duty ratio and a second frequency. The second frequency is higher than the first frequency. The second duty ratio is smaller than the first duty ratio. The output point of the first RF power is synchronized with the output point of the second RF power.

Abstract translation: 一种操作等离子体处理装置的方法包括以下步骤：输出具有第一占空比和第一频率的第一RF功率; 以及输出具有第二占空比和第二频率的第二RF功率。 第二频率高于第一频率。 第二占空比小于第一占空比。 第一RF功率的输出点与第二RF功率的输出点同步。

公开(公告)号：KR1020130126795A

公开(公告)日：2013-11-21

申请号：KR1020120041148

申请日：2012-04-19

Applicant: 삼성전자주식회사

Inventor： 조정현 ,  한유근 ,  서승진 ,  이정준 ,  하경호

IPC: G06F13/14 ,  G06F13/16 ,  H04B10/25

CPC classification number: H04B10/2581 ,  H04B10/801

Abstract: Provided are a server system having a complex channel structure and a memory hierarchy control method of the server system. The server system comprises a first circuit substrate, which a first socket connected to a memory controller through an electrical channel is arranged, and a second circuit substrate which receives and transmits signals to the memory controller through at least one of the electrical channel and a light channel. The light channel is connected to the electrical channel by using an electrical-light conversion unit.

Abstract translation: 提供了具有服务器系统的复杂信道结构和存储器层级控制方法的服务器系统。 服务器系统包括第一电路基板，通过电气通道连接到存储器控制器的第一插座，以及第二电路基板，其通过电通道和光线中的至少一个接收并发送信号到存储器控制器 渠道。 光通道使用电光转换单元连接到电通道。

公开(公告)号：KR1020080043438A

公开(公告)日：2008-05-19

申请号：KR1020060112001

申请日：2006-11-14

Applicant: 삼성전자주식회사

Inventor： 성순환 ,  박미석 ,  조정현

IPC: H01L21/304

Abstract: A substrate cleaning apparatus is provided to transmit uniformly megasonic energy onto a semiconductor substrate by dipping fully a semiconductor substrate into a cleaning solution. A spin chuck(20) is formed to fix and rotate a semiconductor substrate(5). An oscillation unit(30) is positioned in a constant interval from the semiconductor substrate to generate a megasonic wave. A cleaning solution supply unit(41) supplies a cleaning solution in a space between the spin chuck and the oscillation unit. A guard unit(50) is installed around the oscillation unit. The guard unit blocks the outflow of the cleaning solution between the spin chuck and the oscillation unit so that the semiconductor substrate is dipped into the cleaning solution.

Abstract translation: 提供了一种基板清洁装置，用于通过将半导体基板完全浸入清洁溶液中将均匀的兆声波能量传输到半导体基板上。 旋转卡盘（20）形成为固定和旋转半导体衬底（5）。 振荡单元（30）以半导体衬底的恒定间隔定位，以产生兆声波。 清洁溶液供给单元（41）在旋转卡盘和振荡单元之间的空间中提供清洁溶液。 保护单元（50）安装在振荡单元周围。 保护单元阻止清洗溶液在旋转卡盘和振荡单元之间的流出，从而将半导体衬底浸入清洁溶液中。

公开(公告)号：KR100604906B1

公开(公告)日：2006-07-28

申请号：KR1020040079197

申请日：2004-10-05

Applicant: 삼성전자주식회사

Inventor： 김종훈 ,  조정현

IPC: H03K5/15

CPC classification number: H03K3/84 ,  G06F1/08 ,  H03K5/13 ,  H03K2005/00019 ,  H04B1/707

Abstract: 복수 개의 클럭 주파수 신호에 적응적으로 사용할 수 있는 가변 스프레드 스펙트럼 클럭발생기를 개시한다. 상기 가변 스프레드 스펙트럼 클럭발생기는, DCA 컨트롤러 및 스프레드 스펙트럼 클럭발생회로를 구비한다. 상기 DCA 컨트롤러는, 클럭신호에 대하여 스프레드 스펙트럼을 수행할 것인가를 결정하는 SSCG(Spread Spectrum Clock Generator)컨트롤 신호 및 피드백신호에 응답하여 제(N+1)컨트롤러신호를 출력한다. 상기 스프레드 스펙트럼 클럭발생기는, 상기 클럭신호, 상기 제(N+1)컨트롤러신호 및 복수 개의 제어신호에 응답하여 상기 피드백신호 및 스프레드 스펙트럼 클럭을 출력한다. 본 발명에 따른 가변 스프레드 스펙트럼 클럭발생기는, 상기 복수 개의 제어신호를 조절하여 복수 개의 클럭 주파수 신호에 대하여 적응적으로 사용할 수 있다.
스프레드 스펙트럼 클럭발생기(spread spectrum clock generator)

公开(公告)号：KR100585099B1

公开(公告)日：2006-05-30

申请号：KR1020030056012

申请日：2003-08-13

Applicant: 삼성전자주식회사

Inventor： 소병세 ,  조정현 ,  이정준 ,  이재준

IPC: H01L25/11

CPC classification number: G11C5/063 ,  G11C7/10 ,  G11C8/06 ,  H05K1/144 ,  H05K1/181

Abstract: 적층형 메모리 모듈 및 메모리 시스템이 개시된다. 본 발명의 실시예에 따른 적층형 메모리 모듈은 제 1 메모리 모듈, 제 2 메모리 모듈 및 접속 수단을 구비한다. 제 1 메모리 모듈은 복수개의 메모리 칩들을 장착한다. 제 2 메모리 모듈은 복수개의 메모리 칩들을 장착한다. 접속 수단은 상기 제 1 메모리 모듈 및 상기 제 2 메모리 모듈을 연결한다. 상기 제 1 메모리 모듈 또는 상기 제 2 메모리 모듈은 상기 제 1 메모리 모듈의 메모리 칩들 및 상기 제 2 메모리 모듈의 메모리 칩들로 인가되는 신호들을 버퍼링 하는 적어도 하나 이상의 버퍼부를 구비한다. 상기 신호들은 상기 제 1 메모리 모듈 및 상기 제 2 메모리 모듈의 메모리 칩들로 인가되는 데이터, 커맨드 신호 및 어드레스 신호이다. 상기 제 1 메모리 모듈 또는 상기 제 2 메모리 모듈은 상기 신호들 중 상기 커맨드 신호 및 상기 어드레스 신호를 상기 제 1 메모리 모듈 및 상기 제 2 메모리 모듈의 메모리 칩들로 동시에 인가하는 적어도 하나 이상의 레지스터를 더 구비할 수 있다.

公开(公告)号：KR1020060031109A

公开(公告)日：2006-04-12

申请号：KR1020040080005

申请日：2004-10-07

Applicant: 삼성전자주식회사

Inventor： 박성주 ,  소병세 ,  이정준 ,  조정현

IPC: G11C7/10

Abstract: 메모리 랭크별 ODT 조절이 가능한 멀티 랭크 메모리 시스템 및 이를 위한 메모리 랭크별 ODT 조절 방법이 개시된다. 적어도 하나의 메모리 소자로 구성된 메모리 랭크, 복수개의 메모리 랭크를 가진 적어도 하나의 메모리 모듈 및 상기 메모리 모듈을 구성하는 상기 복수개의 메모리 랭크의 ODT 값을 메모리 랭크 개별적으로 조절하여 메모리 모듈별 등가 터미네이션 저항을 조절하는 ODT 조절 회로를 구비한 멀티 랭크 메모리 시스템을 구성한다. 고속화, 대용량화된 멀티 랭크 메모리 시스템에 있어서 선택이 가능한 ODT 값을 추가하기 위해서 메모리 소자 내부에 회로를 구비한 경우에 비해서 메모리 시스템 전체의 채널 특성을 보다 더 최적화시킬 수 있는 효과를 가져올 수 있다.

公开(公告)号：KR100568537B1

公开(公告)日：2006-04-07

申请号：KR1020030041261

申请日：2003-06-24

Applicant: 삼성전자주식회사

Inventor： 조정현 ,  소병세 ,  이재준

IPC: G11C7/00

CPC classification number: G11C29/48 ,  G11C2029/5602 ,  G11C2029/5606

Abstract: 본 발명은 버퍼드 메모리 모듈에 관한 것으로, 기판, 기판의 제 1 면상에 장착되는 버퍼, 기판의 제 1 면상에 장착되고 버퍼와 전기적으로 연결되어 있는 복수의 반도체 메모리 장치, 및 기판의 제 2 면상에 위치하고 버퍼와 전기적으로 연결되어 있는 복수의 테스트 패드를 구비하는 것을 특징으로 한다.
본 발명에 따른 버퍼드 메모리 모듈에 의하면, 버퍼드 메모리 모듈을 구성하는 개별 메모리 장치의 테스트가 가능하다.

公开(公告)号：KR100549004B1

公开(公告)日：2006-02-02

申请号：KR1020040011577

申请日：2004-02-20

Applicant: 삼성전자주식회사

Inventor： 이재준 ,  조정현 ,  소병세 ,  윤칠남

IPC: G06F12/00

Abstract: 본 발명은 메모리 시스템을 공개한다. 그 메모리 시스템은 제1 칩 셀렉트 신호, 제2 칩 셀렉트 신호, 제1 클럭 인에이블 신호, 제2 클럭 인에이블 신호, 클럭 신호, 및 커맨드 어드레스 신호를 출력하는 메모리 컨트롤러, 및 전면부에 배치된 복수개의 제1메모리들과 후면부에 배치된 복수개의 제2메모리들을 각각 구비하고, 상기 제1 칩 셀렉트 신호 및 상기 제1 클럭 인에이블 신호는 상기 복수개의 제1메모리들에 각각 인가되고, 상기 제2 칩 셀렉트 신호 및 상기 제2 클럭 인에이블 신호는 상기 복수개의 제2메모리들에 각각 인가되고, 상기 커맨드 어드레스 신호는 상기 복수개의 제1메모리들과 상기 복수개의 제2메모리들에 공통으로 인가되는 복수개의 메모리 모듈들을 구비하고, 상기 복수개의 제1메모리들 및 상기 복수개의 제2메모리들 각각은 상기 제1 칩 셀렉트 신호, 상기 제1 클럭 인에이블 신호, 상기 제2 칩 셀렉트 신호, 및 상기 제2 클럭 인에이블 신호들이 입력되는 각각의 입력단에 연결되어 상기 입력단의 제1 입력 커패시턴스를 증가시키는 의사부하를 각각 구비하는 것을 특징으로 한다. 따라서, 커맨드 어드레스 신호가 메모리에 도달하는데 걸리는 전송지연시간과 칩 셀렉트 신호 및 클럭 인에이블 신호가 메모리에 도달하는데 걸리는 전송지연시간의 차이를 줄이거나 제거할 수 있다.

公开(公告)号：KR100513422B1

公开(公告)日：2005-09-09

申请号：KR1020030080105

申请日：2003-11-13

Applicant: 삼성전자주식회사

Inventor： 조정현 ,  소병세 ,  장진규

IPC: H01L23/48

CPC classification number: H05K1/181 ,  H01L2924/0002 ,  H05K2201/097 ,  H05K2201/10378 ,  H05K2201/10515 ,  H05K2201/10734 ,  Y02P70/611 ,  H01L2924/00

Abstract: 고밀도 탑재를 위한 집적회로 모듈의 구조가 개시된다. 적어도 일표면에 제1방향으로 설정된 탑재 길이 및 제2방향으로 설정된 탑재 폭을 갖는 탑재공간이 형성된 와이어링 보오드와; 상기 와이어링 보오드의 상기 탑재 길이보다 패키지 탑재합성 길이가 더 큰 복수의 집적회로 패키지들을 구비하며; 상기 복수의 집적회로 패키지들중 일부 패키지들은 상기 탑재공간에 직접적으로 탑재되고, 나머지 패키지들은 상기 일부 패키지들과는 각각의 에지 근방에서 평면적으로 서로 중첩되면서 수직적으로는 서로 이격된 상태로 상기 탑재공간에 간접적으로 탑재됨에 의해, 집적회로 칩이나 패키지의 사이즈가 증가되는 경우에도 집적회로 모듈의 폼 팩터를 변경함이 없이 복수의 칩이나 패키지들을 제한된 공간에 최적으로 탑재할 수 있는 효과가 있다.