公开(公告)号：KR1020080032599A

公开(公告)日：2008-04-15

申请号：KR1020070087728

申请日：2007-08-30

Applicant: 삼성전자주식회사

Inventor： 최재형 ,  강성호 ,  정정희 ,  이석민 ,  서종범 ,  김영민

IPC: H01L27/04 ,  H01L27/108

Abstract: A method for manufacturing a capacitor dielectric film is provided to supply large amount of reaction sources at the initial ALD(Automatic Layer Deposition) cycle by setting up the time for supplying a reaction gas of the initial ALD cycle longer than that of a latter ALD cycle. A lower part electrode(110) is formed on a semiconductor substrate(100). A first layer(121), a crystallization prevention layer(125) and a second layer(128) having the high-k are formed on the lower part electrode, as a capacitor dielectric layer(120). The first and the second layers are formed out of at least one selected from a group consisting of HfO2, ZrO2, TawO5, TiO2 and STO(STxBiyTiOx). The capacitor dielectric layer is formed by an ALD method, so as to be deposited uniformly on the surface of the lower part electrode which is formed three-dimensionally. And the capacitor dielectric is formed in a batch type ALD apparatus in which the plural wafers are processed collectively, so as to improve the throughput.

Abstract translation: 提供一种用于制造电容器电介质膜的方法，用于在初始ALD（自动层沉积）循环中提供大量的反应源，通过设置用于提供初始ALD循环的反应气体的时间比后一ALD循环的反应气体的时间长 。 在半导体衬底（100）上形成下部电极（110）。 作为电容器电介质层（120），在下部电极上形成具有高k的第一层（121），结晶化防止层（125）和第二层（128）。 第一层和第二层由选自HfO 2，ZrO 2，TawO 5，TiO 2和STO（STxBiyTiO x）中的至少一种形成。 电容器电介质层通过ALD法形成，以均匀地沉积在三维形成的下部电极的表面上。 电容器电介质是以分批式ALD装置形成的，其中集中处理多个晶片，以提高生产量。

公开(公告)号：KR100652420B1

公开(公告)日：2006-12-01

申请号：KR1020050069664

申请日：2005-07-29

Applicant: 삼성전자주식회사

Inventor： 최재형 ,  정정희 ,  이종철 ,  오세훈

IPC: H01L27/108 ,  H01L21/20

CPC classification number: H01L21/0228 ,  C23C16/45529 ,  C23C16/45546 ,  H01L21/02175 ,  H01L21/022 ,  H01L21/02205 ,  H01L21/3141 ,  H01L21/3142 ,  H01L21/31616 ,  H01L21/31645 ,  H01L28/56

Abstract: 쓰루풋을 개선함과 동시에 고온 공정시 유전막의 누설 전류를 방지할 수 있는 300mm 웨이퍼상에 유전막 제조방법, 그 유전막을 포함하는 MIM 캐패시터의 제조방법 및 그 유전막을 제조하기 위한 배치 타입 ALD 장치를 개시한다. 개시된 유전막 제조방법은 먼저, 제 1 배치 타입 장비에서, 웨이퍼상에 원자층 증착법으로 제 1 유전막을 형성한다. 그 후에, 제 2 배치 타입 장비에서 상기 제 1 유전막 상부에 상기 제 1 유전막 보다 높은 결정화 온도를 갖는 제 2 유전막을 원자층 증착법으로 형성한다음, 제 3 배치 타입 장비에서, 상기 제 2 유전막상에 제 3 유전막을 원자층 증착법으로 형성한다.
하프늄 산화막, 알루미늄 산화막, ALD, 배치(batch), 노즐, MIM

公开(公告)号：KR100640631B1

公开(公告)日：2006-10-31

申请号：KR1020050008346

申请日：2005-01-29

Applicant: 삼성전자주식회사

Inventor： 남갑진 ,  김영선 ,  유차영 ,  이종철 ,  안재영 ,  최재형 ,  여재현 ,  박영근 ,  노진태

IPC: H01L27/108 ,  H01L27/04

CPC classification number: H01L28/75 ,  H01L27/10817 ,  H01L27/10852 ,  H01L28/91

Abstract: 본 발명에 따른 반도체 소자의 커패시터는, 반도체 기판 상에 형성된 커패시터 하부전극, 하부전극 상에 형성된 유전막 및 유전막 상에 형성된 상부전극을 포함한다. 상부전극은 순차 적층된 제1 도전층, 제2 도전층 및 제3 도전층을 포함하며, 제1 도전층은 금속, 전도성 금속 산화막, 전도성 금속 질화막 또는 전도성 금속 질화산화막이고, 제2 도전층은 도프트 폴리실리콘저매늄막이며, 제3 도전층은 제2 도전층보다 저항이 낮은 물질이다.

公开(公告)号：KR1020060102470A

公开(公告)日：2006-09-27

申请号：KR1020050069664

申请日：2005-07-29

Applicant: 삼성전자주식회사

Inventor： 최재형 ,  정정희 ,  이종철 ,  오세훈

IPC: H01L27/108 ,  H01L21/20

CPC classification number: H01L21/0228 ,  C23C16/45529 ,  C23C16/45546 ,  H01L21/02175 ,  H01L21/022 ,  H01L21/02205 ,  H01L21/3141 ,  H01L21/3142 ,  H01L21/31616 ,  H01L21/31645 ,  H01L28/56

Abstract: Provided are methods of manufacturing dielectric films including forming a first dielectric film on a wafer using atomic layer deposition (ALD) in a first batch type apparatus, forming a second dielectric film on the first dielectric film using atomic layer deposition in a second batch type apparatus, wherein the second dielectric film has a higher crystallization temperature than the first dielectric film and forming a third dielectric film on the second dielectric film using atomic layer deposition in a third batch type apparatus. Methods of manufacturing metal-insulator-metal (MIM) capacitors using the methods of forming the dielectric films and batch type atomic layer deposition apparatus for forming the dielectric films are also provided.

公开(公告)号：KR1020060097865A

公开(公告)日：2006-09-18

申请号：KR1020050018743

申请日：2005-03-07

Applicant: 삼성전자주식회사

Inventor： 권종완 ,  김성태 ,  김영선 ,  유차영 ,  박영근 ,  최재형 ,  정은애 ,  여재현 ,  임기빈 ,  정정희

IPC: H01L21/8242

Abstract: 스트레스 완화를 위한 텅스텐 이중층을 포함하는 커패시터 제조 방법을 제시한다. 본 발명에 따르면, 반도체 기판 상에 금속 하부 전극, 유전층, 금속 상부 전극을 순차적으로 형성하고, 상부 전극 상에 스트레스 완화를 위한 스트레스 보상층을 물리적기상증착에 의한 텅스텐층(PVD-W layer)을 포함하여 형성한다. 이때, 스트레스 보상층 하부에 상부 전극을 후속 공정으로부터 보호하는 캐핑층(capping layer)을 화학적기상증착에 의한 텅스텐층(CVD-W layer)을 포함하여 형성한다.
MIM, 스트레스, CVD, PVD, 텅스텐 증착

公开(公告)号：KR1020060087315A

公开(公告)日：2006-08-02

申请号：KR1020050008346

申请日：2005-01-29

Applicant: 삼성전자주식회사

Inventor： 남갑진 ,  김영선 ,  유차영 ,  이종철 ,  안재영 ,  최재형 ,  여재현 ,  박영근 ,  노진태

IPC: H01L27/108 ,  H01L27/04

CPC classification number: H01L28/75 ,  H01L27/10817 ,  H01L27/10852 ,  H01L28/91

Abstract: 본 발명에 따른 반도체 소자의 커패시터는, 반도체 기판 상에 형성된 커패시터 하부전극, 하부전극 상에 형성된 유전막 및 유전막 상에 형성된 상부전극을 포함한다. 상부전극은 순차 적층된 제1 도전층, 제2 도전층 및 제3 도전층을 포함하며, 제1 도전층은 금속, 전도성 금속 산화막, 전도성 금속 질화막 또는 전도성 금속 질화산화막이고, 제2 도전층은 도프트 폴리실리콘저매늄막이며, 제3 도전층은 제2 도전층보다 저항이 낮은 물질이다.

Abstract translation: 根据本发明的半导体器件的电容器包括形成在半导体衬底上的电容器下电极，形成在下电极上的电介质膜和形成在电介质膜上的上电极。 上部电极的第一导电层依次层叠，形成第二导电层，和一个第三和一个导电层，第一的第一导电层是金属，导电金属氧化物，导电金属氮化物膜或导电金属氮化物氧化物膜，所述第二导电层具有 掺杂的多晶硅低锗膜，并且第三导电层是具有比第二导电层低的电阻的材料。

公开(公告)号：KR1020060060159A

公开(公告)日：2006-06-05

申请号：KR1020040099058

申请日：2004-11-30

Applicant: 삼성전자주식회사

Inventor： 정은애 ,  최재형 ,  정정희 ,  김영선 ,  유차영

IPC: H01L27/04

CPC classification number: H01L21/7687 ,  H01L27/10852 ,  H01L28/65 ,  H01L28/75

Abstract: 하부 전극을 형성하기 위한 습식 식각 공정시, 하부 전극의 하단에 위치하는 막들의 유실을 방지할 수 있는 MIM 캐패시터 및 그 제조방법을 개시한다. 개시된 본 발명의 MIM 캐패시터는, 제 1 도전막, 상기 제 1 도전막 상부에 형성되는 케미컬 베리어층 및 상기 케미컬 베리어층 상부에 형성되는 제 2 도전막으로 구성되는 하부 전극, 상기 하부 전극 표면에 형성되는 유전막, 및 상기 유전막 표면에 형성되는 상부 전극을 포함한다. 상기 케미컬 베리어층은 상기 제 1 및 제 2 도전막과 서로 다른 물질이며, 상기 제 1 및 제 2 도전막의 두께보다 얇은 두께를 갖는다.
케미컬 베리어층, 하부 전극, TiN, MIM

Abstract translation: 公开了一种MIM电容器及其制造方法，其能够防止位于下电极下端的膜在用于形成下电极的湿蚀刻工艺期间的损失。 本发明的MIM电容器包括由第一导电膜，形成在第一导电膜上的化学阻挡层和形成在化学阻挡层上的第二导电膜构成的下电极， 并且在电介质膜的表面上形成上部电极。 化学屏障层是与第一和第二导电层不同的材料并且具有比第一和第二导电层的厚度小的厚度。

公开(公告)号：KR1020060019011A

公开(公告)日：2006-03-03

申请号：KR1020040067433

申请日：2004-08-26

Applicant: 삼성전자주식회사

Inventor： 최재형 ,  정정희 ,  유차영 ,  김영선 ,  박영근 ,  남갑진 ,  김성태 ,  오세훈 ,  정은애 ,  최한메 ,  이승환 ,  최정식

IPC: H01L27/04

CPC classification number: H01L29/92 ,  H01L27/10852 ,  H01L28/40

Abstract: 유전막의 결정화로 인한 누설 전류를 방지할 수 있는 MIM 캐패시터 및 그 제조방법을 개시한다. 개시된 본 발명의 MIM 캐패시터는, 금속 물질로 된 하부 전극, 상기 하부 전극 상에 형성되는 유전막, 상기 유전막 상부에 형성되는 금속 물질로 된 상부 전극을 포함한다. 상기 유전막은 그 내부에 상기 유전막과 상이한 물질로 된 결정화 방지막을 포함한다.
결정화 방지막, ALD, 하프늄 산화막, 알루미늄 산화막, 티타늄 질화막, 누설 전류

公开(公告)号：KR100487563B1

公开(公告)日：2005-05-03

申请号：KR1020030027556

申请日：2003-04-30

Applicant: 삼성전자주식회사

Inventor： 오세훈 ,  김성태 ,  유차영 ,  정정희 ,  최재형 ,  최정식

IPC: H01L27/10

CPC classification number: H01L27/10855 ,  H01L21/76889 ,  H01L21/76895 ,  H01L27/10817 ,  H01L27/10894 ,  H01L27/10897

Abstract: 누설전류를 억제할 수 있는 반도체 소자 및 그 형성 방법이 개시된다. 이 반도체 소자는 주변회로 영역에서 저항소자의 일부분과 접속하는 차례로 적층된 오믹층과, 메탈콘택플러그에 비해 단차가 매우 낮은 패드콘택플러그를 구비하되 상기 오믹층과 상기 패드콘택플러그는 셀 어레이 영역에 위치하는 커패시터보다 낮은 층에 형성된다. 따라서, 후속공정에서 셀 어레이 영역에서 커패시터와 같은 여러 소자를 형성한 다음에 주변회로 영역에서 메탈콘택플러그를 형성하더라도 셀 어레이 영역의 여러 소자들이 열화되지 않는다.

公开(公告)号：KR1020040108222A

公开(公告)日：2004-12-23

申请号：KR1020030039128

申请日：2003-06-17

Applicant: 삼성전자주식회사

Inventor： 최재형 ,  정정희 ,  유차영 ,  조남면 ,  최정식 ,  오세훈 ,  박동균

IPC: H01L27/108

CPC classification number: H01L28/91

Abstract: PURPOSE: An MIM(Metal-Insulator-Metal) capacitor and a manufacturing method thereof are provided to form a lower electrode made of metal on a conventional polysilicon contact plug without the increase of contact resistance and leakage current by improving the structure and composition of the lower electrode. CONSTITUTION: An interlayer dielectric(110) is formed on a semiconductor substrate(100). A contact plug(120) made of polysilicon is formed in the interlayer dielectric. A lower electrode(200) is formed on the contact plug via a transition metal silicide layer(170). The lower electrode includes a bottom portion(B) for contacting electrically the contact plug and a sidewall portion(A) prolonged vertically from the bottom portion. A main frame of the lower electrode is a first nitride containing transition metal film(180). A transition metal film(160) and a second nitride containing transition metal film(155) are added to the sidewall portion, so that the thickness of the sidewall portion is larger than that of the bottom portion.

Abstract translation: 目的：提供一种MIM（金属 - 绝缘体 - 金属）电容器及其制造方法，以在常规多晶硅接触插塞上形成由金属制成的下电极，而不增加接触电阻和漏电流，通过改善其结构和组成 下电极。 构成：在半导体衬底（100）上形成层间电介质（110）。 在层间电介质中形成由多晶硅制成的接触插塞（120）。 经由过渡金属硅化物层（170）在接触塞上形成下电极（200）。 下部电极包括用于使接触塞电接触的底部（B）和从底部垂直延伸的侧壁部分（A）。 下电极的主框架是含有第一氮化物的过渡金属膜（180）。 过渡金属膜（160）和含有第二氮化物的过渡金属膜（155）被添加到侧壁部分，使得侧壁部分的厚度大于底部的厚度。