中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

1428 records (took 0.021 seconds)

    带熔断器的保护电路
    103.
    发明授权
    带熔断器的保护电路 失效

    公开(公告)号：CN1048116C

    公开(公告)日：2000-01-05

    申请号：CN95190113.3

    申请日：1995-01-25

    Applicant: 艾利森电话股份有限公司

    Inventor： L·A·奥洛夫森

    IPC: H01H85/04 ,  H01H37/76

    CPC classification number: H01H85/048 ,  H01H85/046 ,  H05K1/0293 ,  H05K1/167 ,  H05K3/28 ,  H05K2201/0305 ,  H05K2201/09909 ,  H05K2201/10181

    Abstract: 一种电气保护电路，包括装在衬底(11)上的一个有钎料(3)的熔断器(1)和一个与熔断器串联的电阻回路(10)。钎料(3)在衬底(11)受热温度升高时会溶化，其周围环绕有材料(8)，以保护钎料(3)使其免受周围空气氧化作用的影响。材料(8)加在环绕钎料(3)且被挡壁(7)界定的部位(9)中，使钎料(3)熔化时能收缩到接线端子(4a，4b)上，从而断开电流通路。材料(8)在熔断器正常工作温度下为固态并不受温度影响。电阻回路(10)包括许多与桥接元件(13)及调整元件(14)相互连接的导流通路(12)，桥接元件的电阻远小于导流通路的电阻，而调整元件则用以调节电阻回路的电阻。

    DEVICE, METHOD AND SYSTEM FOR FORMING A SOLDERED CONNECTION BETWEEN CIRCUIT COMPONENTS
    108.
    发明申请
    DEVICE, METHOD AND SYSTEM FOR FORMING A SOLDERED CONNECTION BETWEEN CIRCUIT COMPONENTS 审中-公开
    用于形成电路元件之间的焊接连接的装置，方法和系统

    公开(公告)号：WO2018004821A1

    公开(公告)日：2018-01-04

    申请号：PCT/US2017/030886

    申请日：2017-05-03

    Applicant: INTEL CORPORATION

    Inventor： BROWNE, John J. ,  MACLEAN, Andrew ,  LIFF, Shawna M.

    IPC: H01L23/525 ,  H01L23/62 ,  H01L23/48

    CPC classification number: H05K3/34 ,  G06F13/00 ,  H05K1/0293 ,  H05K1/141 ,  H05K2201/0305 ,  H05K2201/042 ,  H05K2201/09036 ,  H05K2201/10181 ,  H05K2201/10189 ,  H05K2201/10212 ,  H05K2203/1115 ,  H05K2203/173

    Abstract: Techniques and mechanisms for controlling configurable circuitry including an antifuse. In an embodiment, the antifuse is disposed in or on a substrate, the antifuse configured to form a solder joint to facilitate interconnection of circuit components. Control circuitry to operate with the antifuse is disposed in, or at a side of, the same substrate. The antifuse is activated based on a voltage provided at an input node, where the control circuitry automatically transitions through a pre-determined sequence of states in response to the voltage. The pre-determined sequence of states coordinates activation of one or more fuses and switched coupling one or more circuit components to the antifuse. In another embodiment, multiple antifuses, variously disposed in or on the substrate, are configured each to be activated based on the voltage provided at an input node.

    Abstract translation: 用于控制包括反熔丝的可配置电路的技术和机制。 在一个实施例中，反熔丝被设置在衬底中或衬底上，反熔丝被配置成形成焊点以促进电路元件的互连。 与反熔丝一起操作的控制电路设置在同一衬底中或同一衬底的一侧。 基于在输入节点处提供的电压激活反熔丝，其中控制电路响应于电压而自动转换通过预定状态序列。 预定的状态序列协调一个或多个熔断器的激活并将一个或多个电路部件切换耦合到反熔丝。 在另一个实施例中，不同地设置在衬底中或衬底上的多个反熔丝被配置为每一个都基于在输入节点处提供的电压而被激活。

    STRESS REDUCTION INTERPOSER FOR CERAMIC NO-LEAD SURFACE MOUNT ELECTRONIC DEVICE
    109.
    发明申请
    STRESS REDUCTION INTERPOSER FOR CERAMIC NO-LEAD SURFACE MOUNT ELECTRONIC DEVICE 审中-公开
    陶瓷无铅表面装载电子器件的应力降低插件

    公开(公告)号：WO2017087762A1

    公开(公告)日：2017-05-26

    申请号：PCT/US2016/062700

    申请日：2016-11-18

    Applicant: RAYTHEON COMPANY

    Inventor： WONG, Tse E. ,  CHEN, Shea ,  CHOE, Hoyoung C.

    IPC: H05K1/02 ,  H01L23/498 ,  H05K3/34

    CPC classification number: H05K1/0271 ,  H01L23/4924 ,  H01L23/49811 ,  H01L23/49822 ,  H01L23/49838 ,  H01L23/49866 ,  H01L25/065 ,  H05K1/111 ,  H05K3/3436 ,  H05K3/3457 ,  H05K2201/0305 ,  H05K2201/049 ,  H05K2201/068 ,  H05K2201/09036 ,  H05K2201/094 ,  H05K2201/10378 ,  H05K2201/10734 ,  H05K2203/047 ,  Y02P70/613

    Abstract: A stress reduction interposer is provided for disposition between first and second solder materials of first and second electronic devices, respectively. The stress reduction interposer includes a plate element having a central portion and a periphery surrounding the central portion and being formed to define first cavities having an upper area limit at the periphery and a second cavity having a lower area limit, which is higher than the upper area limit, at the central portion and third and fourth solder materials being disposable in the second cavity and in the first cavities, respectively, to be electrically communicative with the first and second solder materials. The third solder material is more compliant and has a higher melting temperature than at least the second and fourth solder materials.

    Abstract translation: 为了分别布置在第一和第二电子设备的第一和第二焊料材料之间提供应力减少中介层。 该应力减少中介层包括板元件，该板元件具有中心部分和围绕该中心部分的外围，并且被形成为限定在外围具有上限面积的第一空腔和具有下限面积的第二空腔， 面积限制，并且第三和第四焊料分别在第二腔体和第一腔体中是一次性的，以便与第一和第二焊料材料电连通。 第三焊料材料更柔顺并且具有比至少第二和第四焊料材料更高的熔化温度。

    LEITERBAHNSTRUKTUR MIT MINDESTENS ZWEI ÜBEREINANDERLIEGENDEN LEITERBAHNEN SOWIE EIN VERFAHREN ZUR HERSTELLUNG EINER DERARTIGEN LEITERBAHNSTRUKTUR
    110.
    发明申请
    LEITERBAHNSTRUKTUR MIT MINDESTENS ZWEI ÜBEREINANDERLIEGENDEN LEITERBAHNEN SOWIE EIN VERFAHREN ZUR HERSTELLUNG EINER DERARTIGEN LEITERBAHNSTRUKTUR 审中-公开
    至少有两个叠加CONDUCTORS导体结构和方法做出这样的导体结构

    公开(公告)号：WO2016177464A1

    公开(公告)日：2016-11-10

    申请号：PCT/EP2016/000724

    申请日：2016-05-03

    Applicant: PRETEMA GMBH

    Inventor： KURZEJA, Dietmar ,  MORGENTHALER, Frédéric

    IPC: H05K3/42

    CPC classification number: H05K3/421 ,  H01L2924/14 ,  H05K2201/0305 ,  H05K2201/09581

    Abstract: Die Erfindung betrifft eine Leiterbahnstruktur, insbesondere für einen Leadframe für eine Smartcard-Anwendung, die einen Träger (2) aus einem elektrisch isolierenden Material besitzt, auf dem mehrere Leiterbahnen (11, 21, 31) angeordnet sind, wobei mindestens eine Leiterbahn (11; 21) einer ersten Leiterbahn-Ebene (10; 20) und mindestens eine zweite Leiterbahn (21; 31) einer zweiten Leiterbahn- Ebene (20; 30) zugeordnet und von einem Isolator (6; 6') getrennt sind und diese beiden, verschiedenen Leiterbahn-Ebenen (10, 20; 20, 30) zugehörigen Leiter- bahnen (11, 21; 31) sich an mindestens einer Stelle kreuzen. Erfindungsgemäß ist vorgesehen, dass die Leiterbahnstruktur (1) einen Durchbruch (3) aufweist, der sich zumindest von der ersten Leiterbahn (11; 21) ausgehend durch den zwischen ihr (11; 21) und der zweiten Leiterbahn (21; 31) liegenden Isolator (6; 6') hindurch zumindest zu der zweiten Leiterbahn (21; 31) erstreckt, und dass zumindest auf der Wandung (3') des Durchbruchs (3) eine Beschichtung aus elektrisch leitendem Material (4) zur Kontaktierung zumindest der ersten und der zweiten Leiterbahn (11, 21) vorgesehen ist.

    Abstract translation: 本发明涉及一种互连结构，特别是用于引线框用于智能卡应用，其包括由电绝缘材料制成的支撑件（2），在其（11，21,31）上设置有多个导体轨迹，其特征在于，至少一个导体轨道（11; 第二导体轨道平面（20的31）;具有和（通过绝缘体6相关联的30）; 21）的第一导体轨道平面（10; 20）和至少一个第二导体轨道（21 6“）分开，并且这两个不同的 导体线路层（10，20; 20，30）相关联的导体路径（11,21; 31）相交的至少一个点。 绝缘体位于根据本发明提供的是导电轨道结构（1）具有一开口（3），在从第一导体轨道（11; 21）至少由它之间（11 ;; 21）开始与所述第二导体（31 21） （6; 6“）通过至少所述第二导体轨道（21; 31），并且至少在所述壁（3”的开口）（3）导电材料（4）的，用于接触至少所述第一和所述的涂层 第二导体轨道（11，21）设置。

Patent Agency Ranking