-
公开(公告)号:CN102077102A
公开(公告)日:2011-05-25
申请号:CN200880130090.9
申请日:2008-07-02
Applicant: 爱德万测试株式会社
Inventor: 高桥公二
IPC: G01R31/28
CPC classification number: G01R31/31907 , G01R31/31716 , G01R31/31901
Abstract: 一种对被测试设备进行测试测试装置,包括:通过与被测试设备交换信号,对被测试设备进行测试的多个测试模块,和对多个测试模块进行控制的控制部;各个测试模块具有:测试部,与被测试设备交换信号;自我诊断部,根据被赋予的诊断数据,诊断测试部的操作;控制部向设定相同的诊断数据的自我诊断部并行提供诊断数据,向设定不同的诊断数据的自我诊断部依次提供诊断数据。
-
公开(公告)号:CN102057288A
公开(公告)日:2011-05-11
申请号:CN200980121603.4
申请日:2009-06-08
Applicant: 爱德万测试株式会社
Inventor: 秋田德则
IPC: G01R31/28 , G01R31/319
CPC classification number: G01R31/31725
Abstract: 本发明公开了一种测试模块,其可抑制检索中的一致检测电路的并联数目,该测试模块包括:从输出响应被给予的测试图案的输出图案的被测试设备,检出作为规定的测试图案的响应而输出的规定图案的规定图案检出部;检出规定图案被检出的定时的定时检出部;根据定时检出部所检出的定时,调整输出图案的相位,使作为对测试图案的被测试设备显示的响应符合所期待的期待值图案的相位相位调整部。
-
公开(公告)号:CN101331405B
公开(公告)日:2011-04-06
申请号:CN200680047293.2
申请日:2006-12-13
Applicant: 爱德万测试株式会社
IPC: G01R31/28
CPC classification number: G01R31/31924 , G01R31/3191
Abstract: 提供一种测试装置,该装置包括:将测试信号输出给被测试器件的激励器;将激励器与被测试器件电连接的第一传送路径;设置在第一传送路径中,切换是否连接激励器和被测试器件的第一FET开关;比较被测试器件的输出信号的电压和预先设定的参考电压的比较器;在第一传送路径中,从第一FET开关和被测试器件之间分路出的、连接第一传送路径和比较器的第二传送路径;设置在第二传送路径中的、切换是否连接比较器和被测试器件的第二FET开关;检测输出信号、根据检测的输出信号对第一FET开关的电容成分进行充放电的电容补偿部。
-
公开(公告)号:CN101147073B
公开(公告)日:2011-03-09
申请号:CN200680008945.1
申请日:2006-04-19
Applicant: 爱德万测试株式会社
Inventor: 岩本敏
IPC: G01R31/28
CPC classification number: G01R31/31901
Abstract: 一种测试装置,使定出可在各测试模组的诊断中使用的诊断用性能板的设定信息,在少于以前的作业负担下变更。本发明的测试装置于诊断对象的每种测试模组中,记忆对该种类诊断对象测试模组的诊断进行控制的对象诊断程序,且将为了利用各对象诊断程序对诊断对象测试模组进行诊断而应搭载于上述测试头上的诊断用性能板的识别信息组,存储于每种诊断对象测试模组中。将诊断用性能板搭载于测试头上时,获取该诊断用性能板的识别信息,并以该识别信息与附上对应于所指定的诊断对象测试模组种类而记忆的识别信息相一致为条件,执行对应于该种类的对象诊断程序。
-
公开(公告)号:CN101689522A
公开(公告)日:2010-03-31
申请号:CN200880021581.X
申请日:2008-06-25
Applicant: 爱德万测试株式会社
Inventor: 冲野升
IPC: H01L21/66 , H01L21/677 , G01R31/28
CPC classification number: H01L21/67178 , G01R31/2831 , G01R31/2886 , G01R31/2893 , H01L21/67253 , H01L21/67748
Abstract: 本发明涉及的测试装置具有:多个测试单元,所述多个测试单元的每个测试单元具有:和形成于被测试晶片上的电路进行测试信号的发送与接收的测试模块;在测试模块及被测试晶片之间将测试信号的传送路径加以结合的结合部;在供给压力时,使被测试晶片抵接于结合部的保持部,以及收纳保持部及结合部的框体,并且,在框体的内部测试被测试晶片;该测试装置还包括储存部;搬运部;主机;电源及压力源,其中,储存部中储存着由多个测试单元测试的作为测试对象的被测试晶片,且相对于多个测试单元共享;搬运部在储存部及多个测试单元各自之间搬运被测试晶片,主机对多个测试单元分别指示测试的顺序,电源对多个测试单元分别供给电力,且是相对于多个测试单元的共用电源,压力源对多个测试单元分别供给压力,且是相对于多个测试单元的共用压力源。
-
公开(公告)号:CN100592098C
公开(公告)日:2010-02-24
申请号:CN200480031777.9
申请日:2004-11-26
Applicant: 爱德万测试株式会社
IPC: G01R31/319 , G01R31/28
CPC classification number: G01R31/2889
Abstract: 一种测试装置,包括多个测试模块槽,用于对测试中的设备进行测试的多种测试模块选择性地装设于其中,包括:操作顺序保持件,用于保持指示这些测试模块中的第一测试模块在这些测试模块中的第二测试模块进行测试操作前所应执行之测试操作的信息;触发返回信号接收件,用于当第一测试模块之测试操作已完成,接收从第一测试模块来之触发返回信号,触发返回信号指示第一测试模块已完成其测试操作;以及触发信号提供件,用于当触发返回信号接收件接收触发返回信号,提供触发信号至第二测试模块,触发信号指示第二测试模块应开始其测试操作。
-
公开(公告)号:CN100587848C
公开(公告)日:2010-02-03
申请号:CN200580027677.3
申请日:2005-07-20
Applicant: 爱德万测试株式会社
Inventor: 土井优
CPC classification number: G11C29/36 , G01R31/31917 , G01R31/3193 , G11C16/0483 , G11C29/56 , G11C2029/2602 , G11C2029/3602
Abstract: 一种测试装置,其用来对多个被测试装置进行测试且具备:共同图样产生部,其在多个被测试装置中产生共同的测试信号的图样的共同图样;逻辑比较部,其设置于多个被测试装置中,对以共同图样为基准的测试信号起反应,以判定“由被测试装置所输出的结果信号和基准电压的比较结果是否与期待值一致”;付加图样储存部,在该比较结果和期待值相一致或不一致的个别情况下,预先储存着应付加至共同图样中的付加图样;以及个别图样付加部,其设置在每个被测试装置中,依据该被测试装置的相关的比较结果是否与期待值一致,以便由付加图样储存部读出该被测试装置中个别的付加图样,以付加至共同图样中以及施加至被测试装置中。
-
公开(公告)号:CN100581095C
公开(公告)日:2010-01-13
申请号:CN200480034306.3
申请日:2004-04-28
Applicant: 爱德万测试株式会社
CPC classification number: H03L7/0812 , G01R31/31922 , H03K5/135 , H03K2005/00026 , H03L7/0805 , H04L1/205 , H04L1/24 , H04L7/0008 , H04L7/0037 , H04L7/0041
Abstract: 本发明的一种时钟恢复电路,包括:多级第1可变延迟元件,使数据信号依次延迟第1延迟量;多级第2可变延迟元件,使时钟信号依次延迟大于第1延迟量的第2延迟量;多个定时比较器,根据因同一级第2可变延迟元件而延迟的时钟信号,对因多级第1可变延迟元件而延迟的多个数据信号进行抽样;多个EOR电路,对连续的2个定时比较器的2个抽样结果进行逻辑异或运算;以及恢复可变延迟电路,依据多个EOR电路的运算结果,使时钟信号延迟。
-
公开(公告)号:CN100567995C
公开(公告)日:2009-12-09
申请号:CN200610101345.1
申请日:2006-07-06
Applicant: 日本莫莱克斯株式会社 , 爱德万测试株式会社
CPC classification number: G01R1/0466 , G01R1/0483
Abstract: 本发明揭示一种用于连接检查电路板与受检查设备的检查装置的插口,其包括:板状外壳,其包括与其上安置有所述受检查设备的端子的表面相对的第一表面,和与其上安置有所述检查电路板的电极的表面相对的第二表面,所述板状外壳具有在其厚度方向上延伸穿过板状外壳的端子接收孔;和连接端子,其附接到所述板状外壳以用于电传导所述受检查设备的所述端子和所述检查电路板的所述电极,所述连接端子包括可弹性变形的单片部件,其为弯曲的细长部件,且被固持在所述板状外壳中的所述端子接收孔中,从而可在所述板状外壳的厚度方向上移动。
-
公开(公告)号:CN100563103C
公开(公告)日:2009-11-25
申请号:CN200480037677.7
申请日:2004-12-17
Applicant: 爱德万测试株式会社
CPC classification number: H03K5/133 , G01R31/3191 , G01R31/31922 , G01R31/31937 , H03K2005/00026 , H03K2005/00039 , H03K2005/00058 , H03K2005/0013 , H03K2005/00202 , H03K2005/00267
Abstract: 本发明提供一种延迟电路,其对应于所期望的延迟时间设定使输入信号延迟且输出,包括:延迟元件,其使该输入信号延迟一以所施加的供给电流为基准的延迟时间且输出该输入信号;电流供给部,其产生该供给电流;电压产生部,其产生一种对应于该延迟时间设定的基本电压;以及控制部,其使电流供给部产生供给电流,根据电流供给部的特性,使基本电压变换成控制电压,以供给至电流供给部。电流供给部具有所定的导电特性且具有第1MOS电晶体,其供给汲极电流至延迟元件以作为该供给电流。该控制部产生第1MOS电晶体在饱和区域动作时的第1控制电压,该第1控制电压可供给至第1MOS电晶体的闸极端。
-
-
-
-
-
-
-
-
-