公开(公告)号：KR100293910B1

公开(公告)日：2001-06-15

申请号：KR1019990013748

申请日：1999-04-19

Applicant: 한국전자통신연구원

Inventor： 이각현 ,  김도훈 ,  최상수 ,  정해빈 ,  조경익

IPC: G03F7/20

Abstract: 1.청구범위에기재된발명이속한기술분야엑시머레이저를광원으로사용하는반도체노광장비용광학계에있어, 초점심도를확장한광학계구성에관한것으로, 본발명은광원인 ArF 엑시머레이저와조명광학계후단에제 1 렌즈군, 반사경(folding mirror), 제 2 렌즈군, 편광광 분할기, 1/4 파장평판 ,구면반사경, 제 3 렌즈군으로구성된광학계에복굴절물질로제작된광학부품을내장한다. 복굴절물질로광학부품을제작하여광학계를구성하는광학부품으로서광학계내에설치하면입사한빛의편광방향에따라서굴절률에차이가나타나게되어빛이지나가게되는경로가달라지게되고, 그결과광학계의광축방향을따라상을맺는위치가달라지게되어일정한범위에서연속적으로상을맺게함으로써원하는해상도의상을얻을수 초점심도를확장시킬수 있다.

公开(公告)号：KR100288549B1

公开(公告)日：2001-06-01

申请号：KR1019970038668

申请日：1997-08-13

Applicant: 한국전자통신연구원

Inventor： 송윤호 ,  이진호 ,  강승열 ,  조경익 ,  유형준

IPC: H01J1/30

Abstract: PURPOSE: A field emission display is provided to reduce power consumption and fabricating costs of a field emission display by operating a row drive IC and a column drive IC under a low voltage. CONSTITUTION: Pixels including a field emitter array(10) and an n-channel high voltage thin film transistor(11) are arranged in a matrix shape. A gate and a source of the n-channel high voltage thin film transistor(11) are connected with a row drive IC(20) and a column drive IC(30). A drain of the n-channel high voltage thin film transistor(11) is connected electrically with an emitter electrode of the field emitter array(10). A gate of the field emitter array(10) is connected with a common electrode(40). The field emitter array(10) and the n-channel high voltage thin film transistor(11) are integrated on an insulating substrate.

公开(公告)号：KR100279737B1

公开(公告)日：2001-02-01

申请号：KR1019970070316

申请日：1997-12-19

Applicant: 한국전자통신연구원

Inventor： 심규환 ,  최성우 ,  백문철 ,  조경익 ,  이해권

IPC: H01L31/00 ,  H01L33/00 ,  H01J1/30

Abstract: 본 발명은 전계방출소자와 광소자로 구성된 단파장 및 그의 제작방법에 관한 것으로서, 광전소자 기판상에 초격자 완충층, 광도파층, 양자우물층, 브레그 회절 초격자층을 차례로 증착하고, 상기 기판의 이면상에 1차 절연막, 1차 금속막, 2차 절연막, 2차 금속막을 차례로 적층하고, 상기 2차 금속막상에 마스크 패턴을 형성한 후 노출된 2차 금속막으로부터 기판을 차례로 식각하여 상기 기판의 상표면상에 형성된 초격자 완충층의 표면을 노출시키는 비아홀을 형성하며, 상기 비아홀의 저면에 광반사막을 형성하고, 상기 기판의 상표면상의 브레그 회절 초격자층, 양자우물층, 광도파층을 메사구조를 가지도록 식각하고, 그 표면상에 양전극 금속막을 증착하여 광소자를 제조한 후 전계방출 소자 기판상에 절연막, 1차 금속막, 절연막, 2차 금속막, 고전압 절연막 및 3차 금속막을 차례로 적층하고, 상기 1차 내지 3차 금속막과 절연막을 감광막 패턴을 이용하여 상부로부터 차례로 식각하여 상기 기판의 표면을 노출시키는 개구를 형성하는 것에 의해 기판상에 그리드 금속, 1차 가속 전극 및 1차 집속전극을 형성하며, 상기 노출된 기판상에 음극용 탈침을 형성하는 것에 의해 전계방출 소자 어레이를 제조하고, 상기 광소자와 전계방출 소자 어레이를 지지기둥을 이용하여 소정의 간격으로 유지시켜 합착함으로써, 반도체를 pn 접합을 만들기 위한 불순물도핑이 필요치 않으며, 고에너지의 전자는 하나 이상의 전자-정공쌍을 발생시키게 되므로 매우 높은 효율을 낼 수 있는 효과를 갖는다.

公开(公告)号：KR100277691B1

公开(公告)日：2001-02-01

申请号：KR1019980038422

申请日：1998-09-17

Applicant: 한국전자통신연구원

Inventor： 심규환 ,  백문철 ,  조경익

IPC: H01L33/00 ,  H01L21/205

Abstract: 본 발명에서는 반도체 광전소자 형성을 위해 pn 접합에 전류를 흘리는 소수캐리어 주입이 아닌, 음극선발광 현상 즉, 높은 에너지의 전자빔을 주입하여 전자-정공쌍을 형성하고 그들의 재결합으로 광자를 얻는 방식을 이용한다. 본 발명은 900℃ 이하의 저온 성장이 가능하고, 평탄한 계면을 갖는 고품질의 SiC-AlN 초격자층을 성장시킬 수 있는 PA-MOMBE(plasma-assisted metalorganic molecular beam epitaxy) 시스템을 제안하고, 이를 이용하여 (SiC)
x (AlN)
1-x 의 사원계 혼정화합물의 다층양자우물층을 만들어 4∼6eV의 에너지에 해당되는 광자를 얻을 수 있도록 한다. 즉, 본 발명에 따른 PA-MOMBE 시스템은 종래기술에 비해 저온 성장이 가능하다는 장점이 있어 냉각시의 열팽창계수 차이에 의한 열응력, 확산 및 2차 생성물의 발생과 관련한 문제점을 방지하여 재현성 있는 고품질의 초격자층을 성장시킬 수 있다. 그리고, 플라즈마에 존재하는 이온의 에너지를 조절하여 이온충돌에 의한 결함의 생성문제를 해결하며 원자단위로 평탄한 초격자층을 성장시킬 수 있다.

公开(公告)号：KR100275524B1

公开(公告)日：2000-12-15

申请号：KR1019970038669

申请日：1997-08-13

Applicant: 한국전자통신연구원

Inventor： 이진호 ,  송윤호 ,  강승열 ,  조경익

IPC: H01J1/30

Abstract: PURPOSE: A field emission display manufacturing method using silicide process is provided to make an array vacuum packaging on a glass panel and make a large area flat display panel cheaply by making an emitter tip sharply and forming an emitter tip on the glass panel. CONSTITUTION: A silicon series thin film is formed for emitter on a substrate(401). A mask pattern is formed on the silicon series thin film. The silicon series thin film is etched in a designated thickness in order to form a neck part of an emitter tip, and then the mask pattern is removed. A high melting point metal film is formed for silicide on the silicon series thin film which the neck part of the emitter tip is formed with. The metal film is formed as the silicide film reacting the silicon series thin film and the metal film by heat treatment in order to form the neck part of the emitter tip of the silicon series thin film sharply. A silicide film is removed.

Abstract translation: 目的：提供一种使用硅化物处理的场致发射显示器制造方法，通过在玻璃面板上形成发射极尖端，在玻璃面板上形成发射极尖端，在玻璃面板上进行阵列式真空包装，廉价地制造大面积平面显示面板。 构成：在衬底（401）上形成用于发射极的硅系薄膜。 在硅系列薄膜上形成掩模图案。 以指定的厚度蚀刻硅系列薄膜，以形成发射极尖端的颈部，然后去除掩模图案。 在硅系列薄膜上形成用于硅化物的高熔点金属膜，其中形成有发射极尖端的颈部。 金属膜形成为通过热处理使硅系列薄膜和金属膜反应的硅化物膜，以形成硅系列薄膜的发射极尖端的颈部。 去除硅化物膜。

公开(公告)号：KR100270583B1

公开(公告)日：2000-12-01

申请号：KR1019980021700

申请日：1998-06-11

Applicant: 한국전자통신연구원

Inventor： 정해빈 ,  김종수 ,  이각현 ,  김도훈 ,  최상수 ,  조경익 ,  김보우

IPC: H01L21/027

Abstract: 본 발명은 미세패턴 형성장비의 반사굴절 광학계에 사용되는 편극 영향 제거판에 관한 것이다.
종래의 경우에는 웨이퍼면에 도달하는 빛의 선편광된 편극을 없애주기 위하여 이상 광선과 정상 광선 사이의 위상차를 90도 발생시켜 원편광을 만들어주는 1/4 파장판을 사용하거나, 원하는 방향의 편극을 만들어 주기 위하여 위상을 180도 발생시키는 1/2 파장판을 사용하였다. 그런데, 이러한 파장판은 사용 파장과 물질의 굴절률에 의해서 결정되는 두께로 정확히 가공해야 하므로 제작이 어렵다. 또한, 파장판의 가공을 쉽게 하기 위해서 차수를 높이면 두께가 두꺼워져서 입사각이 커지면 효율이 떨어지는 단점이 있다.
본 발명에서는 편극 영향 제거판을 통과하면 입사각에 따른 편극이 제각기 달라져 불규칙하게 되는 것을 이용하여 프리즘과 상면(웨이퍼) 사이에 편극 영향 제거판을 위치시켜 선편광된 광의 편극 영향을 제거하므로써 패턴의 모양에 따른 선폭 변화가 없도록 할 수 있다.

公开(公告)号：KR1020000065445A

公开(公告)日：2000-11-15

申请号：KR1019990011744

申请日：1999-04-03

Applicant: 한국전자통신연구원

Inventor： 최상수 ,  이진호 ,  정해빈 ,  조경익

IPC: H01L21/027

Abstract: PURPOSE: A mask structure for forming a field emission display(FED) tip is provided to form a fine pattern having a regular arrangement, by having patterns of 90 degree phase adjustment material perpendicular to each other or intersecting each other by an arbitrary angle, so that a phase adjustment of 90, 180 or 0 degree is made. CONSTITUTION: In a mask structure for patterning a fine hole for a field emission display(FED) tip by a contact or approach exposure method, phase adjustment materials of 90 degree are perpendicular to each other without chrome on a mask field. An FED tip pattern is formed which has a single layer portion of 90 degree phase adjustment material, an intersected portion of two layers and a portion having no phase adjustment material, so that a phase adjustment of 90, 180 or 0 degree is possible in the mask field. An alignment mark portion on the mask is composed of 180 degree phase adjustment material.

Abstract translation: 目的：提供用于形成场致发射显示（FED）尖端的掩模结构，以形成具有规则布置的精细图案，通过使90度相位调整材料的图案彼此垂直或彼此相交任意角度，因此 进行90度，180度或0度的相位调整。 构成：在通过接触或接近曝光方法对场发射显示（FED）尖端图案化细孔的掩模结构中，90度的相位调整材料在掩模场上不具有铬。 形成FED尖端图案，其具有90度相位调整材料的单层部分，两层的相交部分和不具有相位调整材料的部分，使得在90度，180度或0度的相位调整可以在 掩码字段。 掩模上的对准标记部分由180度相位调整材料组成。

公开(公告)号：KR100250487B1

公开(公告)日：2000-04-01

申请号：KR1019970060287

申请日：1997-11-15

Applicant: 한국전자통신연구원

Inventor： 강승열 ,  이진호 ,  송윤호 ,  조경익

IPC: H01J17/48

Abstract: PURPOSE: A method for manufacturing a tip of a field emission component is provided to realize a tip in an electric field emission component with a low work function. CONSTITUTION: In a method for manufacturing a tip of an electric field emission component, a metal conductive board(21), a tip(22) and a transition metal(23A) are included. The tip(22) of the conic type is formed by using the E-beam evaporation on the metal conductive board(21) as molybdenum(Mo). The transition metal(23A) is layed on the upper part of the formed tip(22). In the transition metal(23A), titanium(Ti), tantalum(Ta) and zirconium(Zr) are included. The work-function of titanium(Ti) is 4.0 eV and that of tantalum(Ta) is 4.12 eV and that of zirconium(Zr) is 3.9 eV and they are high values, which don't have much difference from silicon of 4.5 eV.

Abstract translation: 目的：提供一种用于制造场致发射部件的尖端的方法，以实现具有低功函数的电场发射部件中的尖端。 构成：在制造电场发射部件的尖端的方法中，包括金属导电板（21），尖端（22）和过渡金属（23A）。 圆锥型的尖端（22）通过使用金属导电板（21）上的电子束蒸发作为钼（Mo）形成。 过渡金属（23A）被放置在所形成的尖端（22）的上部。 在过渡金属（23A）中，包括钛（Ti），钽（Ta）和锆（Zr）。 钛（Ti）的功函数为4.0eV，钽（Ta）的功函数为4.12eV，锆（Zr）的功函数为3.9eV，与硅的4.5eV无差异 。

公开(公告)号：KR1020000016902A

公开(公告)日：2000-03-25

申请号：KR1019990026897

申请日：1999-07-05

Applicant: 한국전자통신연구원

Inventor： 윤선진 ,  김용신 ,  박상희 ,  조경익 ,  마동성

IPC: C23C16/48

CPC classification number: C23C16/45553 ,  C07F7/26 ,  C09K11/662 ,  C09K11/663 ,  C09K11/883 ,  C09K11/885 ,  C23C16/305 ,  H05B33/145

Abstract: PURPOSE: A process for forming a PbX(X=S or Se) film using an atom layer deposition method and a chemical vapor deposition method and method for making a phosphor by adding PbX to the base material of CaS, CaSe, SrS, SrSe, ZnS, ZnSe, BaS, BaSe, MgS, and MgSe are provided which can produce the phosphor having good color intensity and luminance and reduce the cost of production. CONSTITUTION: In the manufacturing method of a PbX(X=S or Se) thin film, the film is formed by reacting a Pb-precursor and H2X(X=S or Se) using an organometal compound in which Pb is covalent-bonded with a functional group at 100-450°C. The product exhibits a luminance value of above 100 cd/m¬2 at AC-60 Hz. The phosphor having good color intensity and luminance is manufactured by adding a Pb ¬2+ ion to the base material selectively. The process can obtain excellent characteristics in reproducibility and uniformity and reduce the cost of production.

Abstract translation: 目的：使用原子层沉积法和化学气相沉积方法形成PbX（X = S或Se）膜的方法和通过将PbX添加到CaS，CaSe，SrS，SrSe的基材中来制造荧光体的方法， 提供了可以产生具有良好的色强度和亮度的荧光体的ZnS，ZnSe，BaS，BaSe，MgS和MgSe，并降低生产成本。 构成：在PbX（X = S或Se）薄膜的制造方法中，通过使用与Pb共价键合的有机金属化合物使Pb前体与H 2 X（X = S或Se）反应形成膜 官能团在100-450℃。 该产品在AC-60Hz下表现出高于100cd / m 2的亮度值。 通过选择性地将Pb 2+离子添加到基材来制造具有良好的色强度和亮度的荧光体。 该方法可以获得重现性和均匀性的优异特性，降低生产成本。

公开(公告)号：KR100216544B1

公开(公告)日：1999-08-16

申请号：KR1019950049253

申请日：1995-12-13

Applicant: 한국전자통신연구원

Inventor： 김종대 ,  백종태 ,  송윤호 ,  윤선진 ,  조경익

IPC: H01L29/00

Abstract: 본 발명은 안트퓨즈 소자의 제조방법에 관한 것으로, 특히 활성층형성용 금속의 전기적 특성을 향상시켜 저 전압에서도 프로그래밍이 가능하도록 하는데 적합하도록 한 안티퓨즈 소자의 제조방법에 관한 것이다.
상술한 본 발명은 활성층(23)으로서 Si1-
x Ge
x 을 형성하고 접촉창(30, 31)에 의해 토출된 활성층(23) 표면에 TEOS 막을 형성하며, 이 TEOS 막의 표면에 전극을 형성한 구조로 제조하여 균일한 절연파괴전압과 낮은 절연파괴전압을 실현함으로써 프로그래밍의 신뢰성이 증대된다.