-
公开(公告)号：CN100559320C
公开(公告)日：2009-11-11
申请号：CN200580038529.1
申请日：2005-11-29
Applicant: 爱德万测试株式会社
Inventor： 小寺悟司
CPC classification number: G01R31/31924 , G01R31/31721
Abstract: 一种测试装置，为一种测试电子元件的测试装置。该测试装置包括：图案生成部，生成用于供给到电子元件的测试图案；电源电路，用于对电子元件供给电源电力；判定部，根据电子元件输出的输出信号而判定电子元件的好坏；其中，电源电路包括：电压源，用于生成应施加在电子元件上的设定的输入电压；功率元件，根据电压源所生成的输入电压，向电子元件供给电源电力；电源，用于供给功率元件的驱动电力，以及电压控制部，根据功率元件所输出的电源电力而控制电源在功率元件上所施加的驱动电压。
-
公开(公告)号：CN101553985A
公开(公告)日：2009-10-07
申请号：CN200780034044.4
申请日：2007-09-04
Applicant: 爱德万测试株式会社 , 国立大学法人东京工业大学
IPC: H03M1/14
CPC classification number: H03M1/0643 , A61K38/00 , C07K1/22 , C07K14/75 , H03M1/0658 , H03M1/144 , H03M1/361 , H03M1/46 , H03M1/804
Abstract: 本发明提供一种AD转换器(10)，用于输出将模拟输入信号(VIN)数字化后的数字输出信号，其具有多个比较器(14)，其分别比较模拟输入信号(VIN)和被指定的数字的阈值数据相应的模拟阈值；高位字段确定部(18)，其根据向前述多个比较器(14)提供不同阈值数据所得到的多个比较结果，圈定前述数字输出信号中与高位字段相对应的数据值；低位字段计算部(20)，其使用前述多个比较器来计算与位于前述高位字段低位侧的低位字段相对应的数据值的多个候补值；低位字段确定部(22)，其根据前述多个候补值来确定与前述低位字段相对应的数据值。
-
公开(公告)号：CN100526898C
公开(公告)日：2009-08-12
申请号：CN200480032658.5
申请日：2004-10-27
Applicant: 爱德万测试株式会社 , 古河电气工业株式会社
IPC: G01R31/28
CPC classification number: G01R31/31905
Abstract: 一种测试装置以及电缆导引单元，以提供能满足多条光缆的曲率限制的排设技术为目的，测试装置100包括检测头102、主要框架104、光纤缆器106、光塞107、光缆108、周长差吸收装置110与电缆导引单元112。检测头102具有多块检测基板，此多块检测基板外加检测模型在被测试元件中。主要框架104根据检测头102控制检测程序。光纤缆器106具有多条平坦型缆线200，此平坦型缆线200用以光性连接检测头102和主要框架104。光塞107连接光纤缆器106和光缆108。周长差吸收装置110吸收平坦型缆线200之间的周长差。电缆导引单元112使光缆108保持弯曲，光缆108连接有主要框架104的检测基板612。
-
公开(公告)号：CN100524536C
公开(公告)日：2009-08-05
申请号：CN200480016976.2
申请日：2004-06-15
Applicant: 爱德万测试株式会社
CPC classification number: G01R31/31928 , G11C29/56 , G11C29/56004 , G11C2029/5606
Abstract: 本发明提供半导体测试装置，此装置具有第1波形生成单元，生成与各个半导体元件共同的共同信息相对应的共同图案波形；第2波形生成单元，生成与各个半导体元件对应，与个别准备的多数个别信息对应的个别图案波形；波形切换单元，有选择地进行向各个半导体元件共同输入第1波形生成单元所生成的上述共同图案波形的操作、与个别输入各个第2波形生成单元所生成的上述个别图案波形的操作。
-
公开(公告)号：CN101485146A
公开(公告)日：2009-07-15
申请号：CN200780024785.4
申请日：2007-07-03
Applicant: 爱德万测试株式会社
Inventor： 艾利克·霸尔·库许尼克
CPC classification number: H04L49/555 , H04L43/50 , H04L49/101 , H04L49/1523
Abstract: 本发明揭示一种回送模块，其中接收N个差分高速串行(HSS)数字数据输入通道并发送到串行至并行转换器，其输出是M位宽并行数据。如此，将有效数据速率除以M而降到1/M“织物”速度。如果所述通道含有嵌入时钟，那么提取所述时钟。接着将所述并行数据发送到非阻挡纵横开关，所述非阻挡纵横开关能够通过有效地利用一个用于每一并行输出的多路复用器将所述N个M位并行数据输入中的任一者路由到Q个并行数据输出中的任一者。所述纵横开关的每一并行数据输出被发送到一种并行至串行转换器，其输出是高速串行输出。每一高速串行输出被馈送到抖动产生器电路，且接着被馈送到输出驱动器。
-
Patent Agency Ranking
公开(公告)号：CN100476448C
公开(公告)日：2009-04-08
申请号：CN200480022637.5
申请日：2004-04-28
Applicant: 爱德万测试株式会社
IPC: G01R31/3181
CPC classification number: G01R31/31922 , H03K5/133 , H03K5/135 , H03K2005/00026 , H03L7/07 , H03L7/0805 , H03L7/0812 , H03L7/0814 , H03L7/091 , H04L7/00 , H04L7/0037 , H04L7/0041
Abstract: 本发明中所述的数据取样装置包含：多数段第1可变延迟元件，其以第1延迟量依次延迟数据信号；多数段第2可变延迟元件，其以大于第1延迟量的第2延迟量依次延迟选通信号；以及多数个时序比较器，其利用由同一段的第2可变延迟元件而延迟的选通信号，对由多数段第1可变延迟元件而延迟的多数个数据信号进行取样；并且，时序比较器具备：动态D-FF电路，其根据选通信号且使用寄生电容锁存数据信号并进行输出，以及正反馈D-FF电路，其根据延迟的选通信号且使用正反馈电路将动态D-FF电路所输出的输出信号锁存并进行输出。
-
公开(公告)号：CN100456043C
公开(公告)日：2009-01-28
申请号：CN200480009920.4
申请日：2004-02-16
Applicant: 爱德万测试株式会社
IPC: G01R31/319
Abstract: 本发明描述一种用于半导体测试系统的分布式操作系统，如自动化测试设备(ATE)。该操作系统包括一用于藉由一系统控制器实现对一个或多个现场控制器进行控制的主操作系统。一个或多个本地操作系统，每个都与一现场控制器相关联，藉由一相关联的现场控制器实现对一个或多个测试模块的控制。每个测试模块在一测试现场执行对一个对应的被测元件的测试。
-
公开(公告)号：CN100456042C
公开(公告)日：2009-01-28
申请号：CN200480025255.8
申请日：2004-09-01
Applicant: 爱德万测试株式会社
Inventor： 谷浩一
IPC: G01R31/28
CPC classification number: G01R31/31907 , G01R31/319 , G01R31/31926
Abstract: 本发明提供一种试验装置，用于试验电子元件，此试验装置包括：多个测试模块、多个返回电路、多个汇总部与多个分配部。其中，测试模块进行电子元件和信号的授受。返回电路与测试模块对应设置，并接收用于表示在电子元件输出的输出图案上产生故障的时序的故障时序信号。汇总部接收返回电路输出的故障时序信号，并计算故障时序信号中的一个以上的故障时序信号的逻辑和，且输出逻辑和。分配部与汇总部对应设置，并将对应的汇总部的运算结果分配到测试模块。
-
公开(公告)号：CN101331405A
公开(公告)日：2008-12-24
申请号：CN200680047293.2
申请日：2006-12-13
Applicant: 爱德万测试株式会社
IPC: G01R31/28
CPC classification number: G01R31/31924 , G01R31/3191
Abstract: 提供一种测试装置，该装置包括：将测试信号输出给被测试器件的激励器；将激励器与被测试器件电连接的第一传送路径；设置在第一传送路径中，切换是否连接激励器和被测试器件的第一FET开关；比较被测试器件的输出信号的电压和预先设定的参考电压的比较器；在第一传送路径中，从第一FET开关和被测试器件之间分路出的、连接第一传送路径和比较器的第二传送路径；设置在第二传送路径中的、切换是否连接比较器和被测试器件的第二FET开关；检测输出信号、根据检测的输出信号对第一FET开关的电容成分进行充放电的电容补偿部。
-
公开(公告)号：CN100434927C
公开(公告)日：2008-11-19
申请号：CN200480026143.4
申请日：2004-09-10
Applicant: 爱德万测试株式会社
Inventor： 佐藤浩
CPC classification number: G06F11/24 , G01R31/31908
Abstract: 本发明提供一种写入控制电路，为一种将从多个主计算机所接收的多个命令数据写入多个寄存器部的写入控制电路。该写入控制电路包括多个要求信号保存部、主选择部与写入部。要求信号保存部与上述这些主计算机对应设置，并保存来自对应的主计算机的写入要求信号。主选择部依次选择多个要求信号保存部，且接收并输出所选择的要求信号保存部保存的保存数据。写入部接收主选择部输出的保存数据、应写入寄存器部的命令数据、及用于寄存器部指定数据，其中寄存器部指定数据是用来指定一个用来指定写入命令数据的寄存器部。当写入部所接收的保存数据为写入要求信号时，向由寄存器部指定数据所指定的寄存器部写入命令数据。
-
-
-
-
-
-
-
-
-
Search Results
393
records
(took 0.048 seconds)
