-
公开(公告)号：KR101871811B1
公开(公告)日：2018-06-28
申请号：KR1020120103347
申请日：2012-09-18
Applicant: 한국전자통신연구원
CPC classification number: H04R3/00 , H04R19/005 , H04R2201/003 , H04R2410/03
Abstract: 본발명의실시예에따른 MEMS 마이크로폰은기준전압및 기준전류를생성하는기준전압/전류생성부; 기준전압을수신하고, 수신된기준전압의직류잡음을제거하는제 1 잡음필터; 직류잡음이제거된기준전압을수신하여센서바이어스전압을생성하는전압부스터; 센서바이어스전압을수신하여, 음압의변화를기반으로출력값을생성하는마이크로폰센서; 기준전류를수신하여바이어스전압을생성하는바이어스회로; 및바이어스전압및 마이크로폰의출력값을수신하고, 출력값을증폭하여출력하는신호증폭부를포함하고, 제 1 잡음필터는임피던스회로; 임피던스회로와병렬로연결된캐패시터회로; 및임피던스회로의양단을연결하는스위치를포함한다.
-
公开(公告)号：KR101801199B1
公开(公告)日：2017-11-24
申请号：KR1020110073670
申请日：2011-07-25
Applicant: 한국전자통신연구원
CPC classification number: H03K4/501
Abstract: 본발명에따른삼각파발생장치는클럭단자를통해입력되는클럭신호의제 1 천이에응답하여출력단자를통해로우레벨에서하이레벨로상승하는제 1 신호를출력하고, 리셋단자를통해입력되는리셋신호에응답하여상기제 1 신호를하이레벨에서로우레벨로천이시켜상기출력단자를통해구형파신호를출력하는구형파신호발생부, 상기출력단자의신호를입력받고, 입력된신호의전압레벨을조절하는저항부, 및상기저항부의출력신호를입력받고, 로우레벨에서하이레벨로소정의기울기를갖고상승하는제 2 신호를발생하고, 상기제 2 신호로부터발생된상기리셋신호를상기구형파신호발생부로제공하고, 상기제 2 신호를하이레벨에서로우레벨로소정의기울기를갖고하강시켜삼각파신호를출력하는커패시터부를포함한다.
Abstract translation: 根据本发明的三角波发生器响应于通过时钟端输入的时钟信号的第一转变，输出通过输出端从低电平升高到高电平的第一信号， 一种方波信号发生器，用于响应于来自输出端的信号通过将第一信号从高电平移位到低电平而通过输出端产生方波信号， 并且电阻单元的输出信号产生以预定斜率从低电平升高到高电平的第二信号，并且将从第二信号产生的复位信号提供给方波信号发生器 ，用于以预定斜率将第二信号从高电平降低到低电平以输出三角波信号的电容器 Lt。
-
公开(公告)号：KR101749325B1
公开(公告)日：2017-06-21
申请号：KR1020110076873
申请日：2011-08-02
Applicant: 한국전자통신연구원
CPC classification number: H02M3/1582
Abstract: 본발명은토폴로지설정이가능한 DC-DC 컨버터장치에관한것으로서, 벅-부스트토폴로지로구성되어전류의흐름을제어하는스위치부; 외부설정을통해단락또는개방되어상기스위치부의토폴로지를변경하는단락부; 상기스위치부에의해유기된전류를저장하는인덕터; 외부입력신호에따라토폴로지를선택하고, 선택된토폴로지에대응하는신호를발생하는토폴로지선택부; 상기스위치부의동작시간을결정하는신호를발생하는펄스폭변조부; 상기스위치부에흐르는전류의역류를검출하여신호를발생하는역류검출부; 및상기토폴로지선택부, 상기펄스폭변조부및 상기역류검출부의신호에따라상기스위치부를제어하는스위치제어부를포함한다.
Abstract translation: 本发明涉及能够设定拓扑结构的DC-DC转换器装置，更具体地涉及具有配置有升降压拓扑结构并控制电流流动的开关单元的DC-DC转换器装置; 通过外部设置短路或断开的短路部分，以改变开关部分的拓扑结构; 电感器，用于存储由开关单元感应的电流; 拓扑选择单元，用于根据外部输入信号选择拓扑并生成与所选拓扑对应的信号; 一个脉冲宽度调制器，用于产生确定开关单元的操作时间的信号; 一个回流检测器，用于检测流过开关单元的电流的回流并产生一个信号; 以及开关控制单元，用于根据拓扑选择单元，脉宽调制单元和逆流检测单元的信号来控制开关单元。
-
公开(公告)号：KR101720135B1
公开(公告)日：2017-03-27
申请号：KR1020100125786
申请日：2010-12-09
Applicant: 한국전자통신연구원
IPC: H03L7/087
Abstract: 본발명은다중-루프로구성되는위상고정루프회로에관한것이다. 본발명에따른위상고정루프회로는주파수검출기, 위상검출기, 제 1 및제 2 전하펌프, 루프필터및 전압제어발진기를포함한다. 상기주파수검출기는기준신호및 발진신호에대한분주신호의주파수차이를검출하고, 상기주파수차이에따른제 1 차동제어신호를출력한다. 상기위상검출기는상기기준신호및 상기발진신호에대한필터링신호의위상차이를샘플링동작을통해검출하고, 상기위상차이에따른제 2 차동제어신호를출력한다. 상기제 1 전하펌프는상기제 1 차동제어신호에따라조절되는제 1 전하를출력하고, 상기제 2 전하펌프는상기제 2 차동제어신호에따라조절되는제 2 전하를출력한다. 상기루프필터는상기제 1 및제 2 전하의합에대응하는전압을필터링하여제어전압을출력한다. 상기전압제어발진기는상기제어전압에응답하여상기발진신호를출력한다.
-
公开(公告)号：KR101419804B1
公开(公告)日：2014-07-17
申请号：KR1020100089624
申请日：2010-09-13
Applicant: 한국전자통신연구원
IPC: H03M1/38
Abstract: 본 발명은 저전력을 소비하면서 빠른 동작 특성을 보장하는 ADC 장치를 제공한다. 본 발명의 실시 예에 따른 아날로그 디지털 변환 장치는 제 1 및 제 2 기준 전압들을 이용하여 아날로그 신호를 제 1 디지털 신호로 변환하는 서브 아날로그 디지털 변환기; 및 복수의 비트 열들을 포함하고, 제 1 및 제 2 기준 전압들을 이용해 아날로그 신호를 제 2 디지털 신호로 변환하는 순차 접근 아날로그 디지털 변환기(Successive Approximation ADC)를 포함한다. 이때, 순차 접근 아날로그 디지털 변환기는 제 1 디지털 신호를 수신하고, 제 1 디지털 신호에 기반하여 복수의 비트 열들에 제 1 및 제 2 기준 전압들 중 하나를 인가한 상태에서, 제 2 디지털 신호를 변환하도록 구성된다.
-
Patent Agency Ranking
公开(公告)号：KR1020140073201A
公开(公告)日：2014-06-16
申请号：KR1020120141161
申请日：2012-12-06
Applicant: 한국전자통신연구원
CPC classification number: H01L41/312 , H01L41/0475 , H01L41/113 , H01L41/183 , H01L41/187 , H01L41/1876 , H01L41/335 , H01L41/338 , H01L41/37 , H01L41/45 , Y10T29/42
Abstract: A flexible piezoelectric energy harvesting device is provided. The energy harvesting device comprises: a first flexible electrode substrate; a piezoelectric layer which is disposed on the first flexible electrode substrate and is consisted of a plurality of first piezoelectric lines spaced apart from each other in one direction and a plurality of second piezoelectric lines filling the spaces between the piezoelectric lines; and a second flexible electrode substrate disposed on the piezoelectric layer.
Abstract translation: 提供了柔性的压电能量收集装置。 能量收集装置包括：第一柔性电极基板; 压电层，其设置在第一柔性电极基板上，并且由在一个方向上彼此间隔开的多个第一压电线和多个第二压电线填充压电线之间的空间; 以及设置在所述压电层上的第二柔性电极基板。
-
公开(公告)号：KR1020140041126A
公开(公告)日：2014-04-04
申请号：KR1020120108120
申请日：2012-09-27
Applicant: 한국전자통신연구원
CPC classification number: H03M1/38 , H03M1/0678 , H03M1/468
Abstract: The present invention relates to a successive approximation register analog-to-digital converter. Provided is the successive approximation register analog-to-digital converter which includes: first and second capacitor arrays which generate and output first and second level voltages, respectively; a comparator which compares the first and second level voltages and outputs a comparison signal; SAR logic which generates a digital signal in response to the comparison signal; and a variable common mode selector which compares a first analog input voltage and a common mode voltage and supplies one among the first analog input voltage and the common mode voltage to top plates of the first and second capacitor arrays according to a comparison result.
Abstract translation: 本发明涉及逐次逼近寄存器模数转换器。 提供了逐次逼近寄存器模数转换器，其包括：分别产生并输出第一和第二电平电压的第一和第二电容器阵列; 比较器，比较第一和第二电平电压并输出比较信号; 响应于比较信号产生数字信号的SAR逻辑; 以及可变共模选择器，其根据比较结果比较第一模拟输入电压和共模电压，并将第一模拟输入电压和共模电压中的一个提供给第一和第二电容器阵列的顶板。
-
公开(公告)号：KR101357300B1
公开(公告)日：2014-01-28
申请号：KR1020100052154
申请日：2010-06-03
Applicant: 한국전자통신연구원
Abstract: 본 발명은 인터럽트 처리 및 주변장치의 제어가 가능한 인터럽트 제어 프로세서를 구비한 DMA(Direct Memory Access) 제어기에 관한 것이다.
본 발명에 따른 DMA 제어기는, 외부 프로세서로부터 수신되는 DMA 채널동작요청 및 DMA 전송 제어를 위한 DMA 설정값을 저장하기 위한 DMA 채널 레지스터 뱅크와, DMA 전송에 관련된 인터럽트를 처리하기 위한 제어 프로그램을 저장하는 프로그램 메모리와, 주변 장치에서 발생하는 DMA 요청 인터럽트 또는 상기 외부 프로세서로부터 수신되는 상기 DMA 채널동작요청에 응답하여 상기 프로그램 메모리에 저장된 상기 제어 프로그램을 수행하는 인터럽트 제어 프로세서와, 상기 인터럽트 제어 프로세서의 DMA 채널 활성화 명령에 응답하여 상기 DMA 채널 레지스터 뱅크에 저장된 상기 DMA 설정값에 따라 DMA 채널의 동작을 제어하여 DMA 전송이 수행되도록 하는 DMA 채널 제어 모듈과, 상기 주변장치로부터 발생하는 상기 DMA 요청 인터럽트를 수신하여 상기 인터럽트 제어 프로세서에 전달하고 상기 인터럽트 제어 프로세서에 의해 처리완료된 인터럽트에 대한 해지 신호를 생성하는 인터럽트/DMA 요청 및 해지 모듈을 포함한다.-
公开(公告)号：KR101324580B1
公开(公告)日：2013-11-04
申请号：KR1020100028448
申请日：2010-03-30
Applicant: 한국전자통신연구원
Abstract: 복수의 DMA 채널을 갖는 메모리 시스템 및 복수의 DMA 채널에 대한 통합 관리 방법이 개시된다. 본 발명의 일 실시예에 따르면, 메모리와 데이터 송수신을 수행하며 물리적으로 서로 분리된 복수의 채널을 갖는 메모리 제어부, 및 상기 메모리 제어부의 복수의 채널과 접속되며 물리적으로 서로 분리된 복수의 DMA 채널을 갖고, 상기 복수의 DMA 채널 및 상기 메모리 제어부를 통해 상기 메모리와 데이터 송수신을 수행하는 DMA(Direct Memory Access) 제어부를 포함하는 것을 특징으로 하는 메모리 시스템이 제공된다.
-
公开(公告)号：KR101268520B1
公开(公告)日：2013-06-04
申请号：KR1020090123943
申请日：2009-12-14
Applicant: 한국전자통신연구원
CPC classification number: G06K9/4614
Abstract: 본 발명에 따르면, 입력 영상의 x축, y축 다차원 그래디언트를 이용하여 하 라이크 필터로부터 보다 다양한 특징을 추출할 수 있으며, 추출된 입력 영상의 특징과 True 영상에 대한 다중 임계값 및 False 영상에 대한 다중 임계값을 단계별로 이용하여 입력 영상을 정확하게 True/False로 분류할 수 있다. 따라서, 연산량은 적으면서도 인식률은 높아지므로 빠르면서도 정확하게 물체를 인식할 수 있어 실시간 영상 인식이 가능하다는 효과가 있다.
하 라이크(Haar like), 특징, 그래디언트, 절대값, 인식률, 연산량
-
-
-
-
-
-
-
-
-
Search Results
221
records
(took 0.029 seconds)
