-
公开(公告)号：KR100572854B1
公开(公告)日：2006-04-24
申请号：KR1020040075937
申请日：2004-09-22
Applicant: 한국전자통신연구원
IPC: H01L21/31 , H01L21/336
Abstract: 본 발명은 광반응성 유기고분자 게이트 절연막 조성물 및 이를 이용한 유기박막 트랜지스터를 개시한다. 본 발명에 따른 광반응성 유기고분자 게이트 절연막 조성물은 폴리비닐 알코올과 광반응성 화합물을 포함하며, 유기박막 트랜지스터는 상기 조성물로부터 형성된 광반응성 유기고분자 게이트 절연막을 구비한다.
본 발명에 따른 광반응성 유기고분자 게이트 절연막 조성물은 저온에서 막을 형성시킬 수 있고, 또한 형성된 막은 리소그라피 공정으로 미세 패턴화되기 때문에 선 공정막에 미치는 영향을 최소화 할 수 있다. 따라서 본 발명에 따른 조성물을 게이트 절연막으로 적용할 경우 전기적 특성을 개선시키면서 선 공정막의 선택성을 높일 수 있기 때문에 유기박막 트랜지스터의 구조를 다양화할 수 있다.
폴리비닐 알코올, 리소그라피, 유기박막 트랜지스터-
公开(公告)号：KR100533912B1
公开(公告)日：2005-12-06
申请号：KR1020020081024
申请日：2002-12-18
Applicant: 한국전자통신연구원
Abstract: 저전압 구동 플라즈마 표시 패널(plasma display panel) 장치 및 그 제조 방법을 제공한다. 본 발명의 저전압 구동 플라즈마 표시 패널 장치는 화면 표시부가 되는 전면 기판을 구성하는 제1기판과, 상기 제1기판에 이격되어 방전될 가스가 도입되는 공간을 제공하고 배면 기판을 구성하는 제2기판과, 상기 제1기판 및 상기 제2기판 사이를 단위 표시 셀 별로 구획짓는 격벽들과, 상기 제1기판에 대향하는 상기 제2기판의 앞면 및 격벽 상에 도입되는 형광층과, 상기 단위 표시 셀 별로 상기 형광층에 대향되는 상기 제1기판에 도입되고 상기 가스의 방전을 위해 탄소 나노튜브 에미터를 이용하여 전자들을 방출하는 전자총과, 상기 제1기판의 뒷면에 도입되고, 일정 전압으로 스캔하는 스캔 전극과, 상기 방전을 유지할 교류 전압이 인가되는 유지전극으로 구성되는 방전 전극들을 포함하여 구성될 수 있다. 이상과 같이 본 발명의 플라즈마 표시 패널 장치는 각 단위 셀 내부에 고효율 저전압 구동 전자총을 구비함으로써, 저전압, 저전력 및 고해상도의 특성을 구현할 수 있다.
-
公开(公告)号：KR1020050065245A
公开(公告)日：2005-06-29
申请号：KR1020040017235
申请日：2004-03-15
Applicant: 한국전자통신연구원
IPC: H01L29/786
CPC classification number: H01L51/0545
Abstract: 본 발명은 유기물 반도체 소자의 엔캡슐레이션 박막 및 그 제조방법에 관한 것으로, 기판 상에 형성된 유기물 반도체 소자를 보호하기 위해 전체 상부면에 접착층 및 유기물과 무기물을 갖는 복합막을 포함하는 엔캡슐레이션 박막을 형성함으로써, 유기물 반도체 소자의 활성층 열화 원인인 수분 및 산소를 차단할 뿐만 아니라 소자의 수명을 연장시킬 수 있는 효과가 있다.
-
公开(公告)号：KR100497333B1
公开(公告)日：2005-06-28
申请号：KR1020020069434
申请日：2002-11-09
Applicant: 한국전자통신연구원
Abstract: 본 발명은 감지된 가스 도는 적외선 정보가 열전도에 의하여 짧은 시각내에 감쇄하는 것을 방지하는데 적합한 감지기용 픽셀 및 그 제조 방법을 제공하기 위한 것으로, 본 발명의 감지기용 픽셀은 판독용 집적회로가 형성된 반도체 기판, 상기 반도체 기판상에 공기 간극을 두고 이격된 감지부, 및 상기 감지부와 상기 반도체기판을 물리적으로 연결하는 절연성 기둥을 포함하여, 가스 또는 적외선 등을 감지하는 게이트에 의하여 트랜지스터 드레인 전류가 변화하는 TFT 구조가 진공이나 공기간극에 의하여 반도체 기판과 이격되므로써 감지된 정보가 열전도에 의하여 짧은 시각내에 감쇄하는 것을 방지하기 때문에 주사방식용 감지기 어레이를 구현할 수 있다.
-
公开(公告)号：KR1020050059637A
公开(公告)日：2005-06-21
申请号：KR1020030091339
申请日：2003-12-15
Applicant: 한국전자통신연구원
IPC: H01L21/336
Abstract: 본 발명의 게이트스택 구조는, 채널영역을 갖는 반도체기판의 채널영역 위에 형성된 게이트절연막과, 게이트절연막 위에 배치되어 광이 조사되면 절연막에서 도전성막으로 성질이 변화되는 광도전성 유기절연막과, 그리고 광도전성 유기절연막 위에 배치된 투명전극막패턴을 구비한다.
-
Patent Agency Ranking
公开(公告)号：KR100495802B1
公开(公告)日：2005-06-16
申请号：KR1020020065430
申请日：2002-10-25
Applicant: 한국전자통신연구원
Abstract: 본 발명은 적외선 감지용 픽셀 및 그 제조방법에 관한 것으로, 읽어내기 회로를 포함하는 반도체 기판, 반도체 기판 상부에 공간적으로 분리되어 위치하며 적외선을 감지하는 감지부 및 반도체 기판과 감지부를 연결하며, 외부에 절연 기둥 및 내부에 전도성 브릿지의 이중 실린더 모양으로 된 복수개의 지지대를 포함하고, 감지부로부터 감지된 신호는 전도성 브릿지를 통해 반도체 기판의 읽어내기 회로에 전달되는 것을 특징으로 한다. 따라서, 구조가 제조되기에 용이하며 열적 및 전기적 특성도 종래의 구조보다 양호하고, 감지기의 면적 효율이 높은 효과가 있다.
-
公开(公告)号：KR100470834B1
公开(公告)日：2005-03-10
申请号：KR1020020073313
申请日：2002-11-23
Applicant: 한국전자통신연구원
IPC: H01L27/105
Abstract: 강유전체 메모리 전계 효과 트랜지스터의 게이트 스택 제조방법을 제공한다.본 발명은 반도체 기판 상에 실리콘 산화막, 실리콘 질화막 및 실리콘 산화막이 순차적으로 적층된 확산 차폐층을 형성하는 것을 포함한다. 상기 확산 차폐층 상에 비스무스-란탄-티타늄-산화물을 포함하는 금속 유기물 용액을 코팅한 후, 상기 코팅된 금속 유기물 용액을 건조시켜 금속 유기물을 형성한다. 상기 금속 유기물을 450℃ 내지 550℃ 온도에서 1차 열처리하여 후에 형성되는 강유전체막의 c축 방향의 결정성을 증가시킨다. 상기 1차 열처리된 금속 유기물을 2차 열처리함으로써 상기 금속 유기물을 결정화시켜 비스무스-란탄-티타늄-산화물로 구성된 강유전체막을 형성한다. 상기 강유전체막 상에 상부 전극을 형성한다. 본 발명은 적절한 확산 차폐층의 선택과 강유전체막의 제조 방법을 최적화하여 강유전체 메모리 전계 효과 트랜지스터의 특성을 향상시킬 수 있다.
-
公开(公告)号：KR1020040052018A
公开(公告)日：2004-06-19
申请号：KR1020020079736
申请日：2002-12-13
Applicant: 한국전자통신연구원
IPC: G11C11/22
CPC classification number: G11C11/2273 , G11C5/025 , G11C7/18 , G11C8/14 , G11C11/2275 , G11C11/2297 , H01L27/11502
Abstract: PURPOSE: A non-volatile ferroelectric memory cell and a layout and an array structure thereof are provided to improve the stability of read and write operations by preventing a loss of recorded information due to interference of signals upon a write operation. CONSTITUTION: A bit line(40) is in parallel with a word line(10). A write signal line(20) is orthogonal to the word line(10) and the bit line(40). A read signal line(30) is in parallel with the write signal line(20) and orthogonal to the word line(10) and the bit line(40) to limit a unit cell. A MOS(Metal Oxide Semiconductor) transistor(100) switches a signal of the word line(10) upon driving the write signal line(20). A ferroelectric transistor(200) transmits the signal of the bit line(40) to the write signal line(20) in response to an output of the MOS transistor(100). A voltage source(300) is connected to the ferroelectric transistor(200) to supply a constant voltage continuously.
Abstract translation: 目的：提供非挥发性铁电存储单元及其布局和阵列结构，以通过防止由写入操作引起的信号干扰导致的记录信息丢失，从而提高读写操作的稳定性。 构成：位线（40）与字线（10）并联。 写信号线（20）与字线（10）和位线（40）正交。 读信号线（30）与写信号线（20）并联并且与字线（10）和位线（40）正交以限制单元。 MOS（金属氧化物半导体）晶体管（100）在驱动写入信号线（20）时切换字线（10）的信号。 铁电晶体管（200）响应于MOS晶体管（100）的输出将位线（40）的信号发送到写入信号线（20）。 电压源（300）连接到铁电晶体管（200）以连续地提供恒定电压。
-
公开(公告)号：KR1020040045512A
公开(公告)日：2004-06-02
申请号：KR1020020073313
申请日：2002-11-23
Applicant: 한국전자통신연구원
IPC: H01L27/105
Abstract: PURPOSE: A gate stack of a ferroelectric memory FET(Field Effect Transistor) and a manufacturing method thereof are provided to be capable of optimizing the electrical characteristics of the device. CONSTITUTION: A gate stack(25) of a ferroelectric memory FET is provided with a semiconductor substrate(11) and a diffusion barrier(19) formed on the semiconductor substrate. At this time, the diffusion barrier is completed by sequentially forming a silicon oxide layer(13), a silicon nitride layer(15), and a silicon oxide layer(17). The gate stack further includes a Bi-La-Ti-O ferroelectric layer(21) formed on the diffusion barrier and an upper electrode(23) formed on the ferroelectric layer. Preferably, a (BixLa1-x)4Ti3O12 layer is used as the ferroelectric layer.
Abstract translation: 目的：提供铁电存储FET（场效应晶体管）的栅极叠层及其制造方法，能够优化器件的电气特性。 构成：铁电存储器FET的栅极堆叠（25）设置有形成在半导体衬底上的半导体衬底（11）和扩散阻挡层（19）。 此时，通过依次形成氧化硅层（13），氮化硅层（15）和氧化硅层（17）来完成扩散阻挡层。 栅堆叠还包括形成在扩散阻挡层上的Bi-La-Ti-O铁电层（21）和形成在强电介质层上的上电极（23）。 优选使用（BixLa1-x）4Ti3O12层作为铁电体层。
-
公开(公告)号：KR1020040041264A
公开(公告)日：2004-05-17
申请号：KR1020020069436
申请日：2002-11-09
Applicant: 한국전자통신연구원
Abstract: PURPOSE: A pixel array for an infrared ray detector having a TFT(Thin Film Transistor) structure and a manufacturing method thereof are provided to be capable of restraining the attenuation of detected infrared ray information in short time due to thermal conductivity. CONSTITUTION: A pixel array for an infrared ray detector includes a semiconductor substrate(31) having an IC(Integrated Circuit) for reading infrared rays. At this time, the IC for reading infrared rays includes an electrode(32). The pixel array for an infrared ray detector further includes an infrared ray detecting part spaced apart from the semiconductor substrate as much as the height of an air gap(48), and a conductive connection electrode(37a) for connecting the infrared ray detecting part with the electrode. Preferably, the infrared ray detecting part includes a plurality of infrared ray detecting layers(40).
Abstract translation: 目的：提供具有TFT（薄膜晶体管）结构的红外线检测器的像素阵列及其制造方法，其能够在短时间内抑制由于导热性而导致的检测出的红外线信息的衰减。 构成：用于红外线检测器的像素阵列包括具有用于读取红外线的IC（集成电路）的半导体衬底（31）。 此时，用于读取红外线的IC包括电极（32）。 用于红外线检测器的像素阵列还包括与半导体衬底间隔开多个气隙（48）的高度的红外线检测部分和用于将红外线检测部分与 电极。 优选地，红外线检测部分包括多个红外线检测层（40）。
-
-
-
-
-
-
-
-
-
Search Results
130
records
(took 0.026 seconds)
