公开(公告)号：DE102006029682B4

公开(公告)日：2015-01-08

申请号：DE102006029682

申请日：2006-06-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HARTNER WALTER DR ,  MEISER ANDREAS ,  GRUBER HERMANN ,  BONART DIETRICH DR ,  GROSS THOMAS

IPC: H01L21/71 ,  H01L21/76 ,  H01L21/768 ,  H01L23/52

Abstract: Verfahren zur Herstellung einer Halbleiter-Struktur mit den Schritten: – Bereitstellen eines Halbleiter-Schichtstapels, der ein Halbleiter-Substrat (1) von einem ersten Leitungstyp, eine hochdotierte vergrabene Schicht (2) von einem zweiten Leitungstyp und eine darauf angeordnete einkristalline Halbleiter-Schicht (3) von einem dritten Leitungstyp umfasst, – Herstellen einer tiefen Grabenisolierung (62) zwischen verschiedenen lateralen Bereichen der Halbleiter-Struktur und – Herstellen eines niederohmigen Kontaktes (52) zu der vergrabenen Schicht (2), dadurch gekennzeichnet, dass der Schritt zur Herstellung der Grabenisolierung die Ätzung eines Grabens (6) und der Schritt zur Herstellung des Kontaktes zur vergrabenen Schicht (2) die Ätzung eines Loches (5) in die Oberfläche (32) der einkristallinen Halbleiter-Schicht (3) umfassen, wobei die Öffnungsweite des Grabens (6) größer als die Öffnungsweite des Loches (5) ist und die Tiefe des Grabens (6) größer als die Tiefe des Loches (5) ist, der Graben (6) und das Loch (5) in einem gemeinsamen Trockenätzschritt erzeugt werden und das Verfahren einen Schritt zum Auswählen eines Verhältnisses der Öffnungsweiten des Grabens (6) und des Loches (5) entsprechend des gewünschten Verhältnisses der Tiefe des geätzten Loches (5) zur Tiefe des geätzten Grabens (6) umfasst.

公开(公告)号：DE102013114842A1

公开(公告)日：2014-07-03

申请号：DE102013114842

申请日：2013-12-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  HIRLER FRANZ ,  KAMPEN CHRISTIAN

IPC: H01L29/40 ,  H01L21/336 ,  H01L29/06 ,  H01L29/78

Abstract: Eine Halbleitervorrichtung umfasst einen Transistor, der in einem Halbleitersubstrat (100) mit einer ersten Hauptoberfläche (110) ausgebildet ist. Der Transistor umfasst einen Kanalbereich (230), der mit Dotierstoffen eines ersten Leitfähigkeitstyps dotiert ist, einen Sourcebereich (210), einen Drainbereich (220), wobei der Source- und der Drainbereich mit Dotierstoffen eines zweiten Leitfähigkeitstyps, der verschieden vom ersten Leitfähigkeitstyp ist, dotiert sind, einen Drainausdehnungsbereich (240) und eine Gateelektrode (250) benachbart zu dem Kanalbereich (230). Der Kanalbereich (230) ist in einem ersten Teil (120) eines Kammes (115) angeordnet. Der Drainausdehnungsbereich (240) ist in einem zweiten Teil (130) des Kammes (115) angeordnet und umfasst einen Kernteil (242), der mit dem ersten Leitfähigkeitstyp dotiert ist. Der Drainausdehnungsbereich (240) umfasst weiterhin einen Abdeckteil (244), der mit dem zweiten Leitfähigkeitstyp dotiert und benachbart zu wenigstens einer oder zu zwei Seitenwänden (117) des zweiten Teiles (130) des Kammes (115) angeordnet ist.

公开(公告)号：DE102013113286A1

公开(公告)日：2014-06-05

申请号：DE102013113286

申请日：2013-11-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  SCHLÖSSER TILL

IPC: H01L29/78 ,  H01L21/336

Abstract: Eine Halbleitervorrichtung umfasst einen Transistor, der in einem Halbleitersubstrat (100) mit einer ersten Hauptoberfläche (110) gebildet ist. Der Transistor umfasst einen Sourcebereich (201), einen Drainbereich (205), einen Kanalbereich (220), eine Driftzone (260) und eine Gateelektrode (210), die benachbart zu dem Kanalbereich (220) ist und so gestaltet ist, dass sie eine Leitfähigkeit eines in dem Kanalbereich (220) gebildeten Kanals steuert. Der Kanalbereich (220) und die Driftzone (260) sind längs einer ersten Richtung zwischen dem Sourcebereich (201) und dem Drainbereich (205) angeordnet, wobei die erste Richtung parallel zu der ersten Hauptoberfläche (110) ist. Der Kanalbereich (220) hat eine Gestalt eines Kammes bzw. Grates, der sich längs der ersten Richtung erstreckt, und die Driftzone (260) weist einen Schichtstapel (300) auf.

公开(公告)号：DE102012110133A1

公开(公告)日：2013-04-25

申请号：DE102012110133

申请日：2012-10-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GRUBER HERMANN ,  GROSS THOMAS ,  MEISER ANDREAS ,  ZUNDEL MARKUS

IPC: H01L21/60 ,  H01L21/301 ,  H01L21/336 ,  H01L21/78 ,  H01L23/482

Abstract: Gemäß einer Ausführungsform beinhaltet ein Verfahren zum Ausbilden eines Halbleiterbauelements (100): Bereitstellen eines Wafer (40) mit einem Halbleitersubstrat (30) mit einer ersten Seite (15), einer zweiten Seite (16) gegenüber der ersten Seite (15) und einem auf der ersten Seite (15) angeordneten Dielektrikumsgebiet (7), Montieren des Wafer (40) mit der ersten Seite (15) auf ein Trägersystem (50), Ätzen eines tiefen vertikalen Grabens (19) von der zweiten Seite (16) durch das Halbleitersubstrat (30) zu dem Dielektrikumsgebiet (7), wodurch ein Mesagebiet von dem verbleibenden Halbleitersubstrat (30) isoliert wird, und Füllen des tiefen vertikalen Grabens (19) mit einem Dielektrikumsmaterial.

公开(公告)号：DE102012213208A1

公开(公告)日：2013-02-07

申请号：DE102012213208

申请日：2012-07-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MACHEINER STEFAN ,  MEISER ANDREAS ,  THIELE STEFFEN

IPC: H01L25/07 ,  H01L23/50

Abstract: Eine Halbleiteranordnung umfasst einen ersten und zweiten steuerbaren vertikalen n-Kanal Halbleiterchip (1, 2). Ein jeder der steuerbaren vertikalen n-Kanal Halbleiterchips (1, 2) weist eine Vorderseite (1f, 2f), eine der Vorderseite (1f, 2f) entgegengesetzte Rückseite (1r, 2r), einen an der Vorderseite (1f, 2f) angeordneten vorderseitigen Hauptkontakt (11, 21) und einen an der Rückseite (1r, 2r) angeordneten rückseitigen Hauptkontakt (12, 22) auf, sowie einen Gate-Kontakt (13, 23), der an der Vorderseite (1f, 2f) angeordnet ist und der dazu dient, einen elektrischen Strom zwischen dem vorderseitigen Hauptkontakt (11, 21) und dem rückseitigen Hauptkontakt (12, 22) zu steuern. Die rückseitigen Hauptkontakte (12, 22) des ersten und zweiten Halbleiterchips (1, 2) sind elektrisch leitend miteinander verbunden.

公开(公告)号：DE102012210153A1

公开(公告)日：2012-12-20

申请号：DE102012210153

申请日：2012-06-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： THIELE STEFFEN ,  MEISER ANDREAS ,  HIRLER FRANZ

IPC: H03K17/08 ,  H03K17/695

Abstract: elektronische Schaltung umfasst: einen Transistor (1) mit einem Steueranschluss (G) zum Zuführen eines Ansteuersignals (VGS) und einer Laststrecke (DDS) zwischen einem ersten und einem zweiten Lastanschluss (D, S); eine Spannungsschutzschaltung (3) die an den Transistor (1) gekoppelt ist und die einen Steueranschluss aufweist, wobei die Spannungsschutzschaltung (3) dazu ausgebildet ist, einen aktivierten Zustand oder einen deaktivierten Zustand abhängig von einem dem Steuereingang zugeführten Steuersignal (S3) anzunehmen, und dazu ausgebildet ist, eine Spannung (VDG) zwischen den Lastanschlüssen (D, S) oder zwischen einem der Lastanschlüsse (D, S) und dem Steueranschluss (G) zu begrenzen; und eine Steuerschaltung (4), die an den Steueranschluss der Spannungsschutzschaltung (3) gekoppelt ist und die dazu ausgebildet ist, die Spannungsschutzschaltung (3) abhängig von wenigstens einem Betriebsparameter (S4) des Transistors (1) und wenn eine Spannung (VDS) über der Laststrecke (D–S) oder ein Laststrom (IDS) durch die Laststrecke (DS) sich von Null unterscheidet, zu deaktivieren.

公开(公告)号：DE102011056937A1

公开(公告)日：2012-06-28

申请号：DE102011056937

申请日：2011-12-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MACHEINER STEFAN ,  MEISER ANDREAS

IPC: H01L25/07 ,  H01L23/495

Abstract: In einem Ausführungsbeispiel wird ein Die-Gehäuse bereitgestellt, welches aufweist: eine erste Die-Struktur, welche eine erste Mehrzahl von Schaltelementen aufweist, wobei gesteuerte Stromeingangsanschlüsse der ersten Mehrzahl von Schaltelementen mittels eines gemeinsamen Kontaktbereiches miteinander elektrisch verbunden sind und wobei gesteuerte Stromausgangsanschlüsse der ersten Mehrzahl von Schaltelementen voneinander elektrisch isoliert sind; eine zweite Die-Struktur, welche eine zweite Mehrzahl von Schaltelementen aufweist, wobei gesteuerte Stromeingangsanschlüsse der zweiten Mehrzahl von Schaltelementen mittels eines gemeinsamen Kontaktbereiches miteinander elektrisch verbunden sind und wobei gesteuerte Stromeungangsanschlüsse voneinander elektrisch isoliert sind; und wobei bei jedem Schaltelement aus der ersten Mehrzahl von Schaltelementen der Ausgangsanschluss des Schaltelements mit dem Eingangsanschluss mindestens eines Schaltelements der zweiten Mehrzahl von Schaltelementen verbunden ist.

公开(公告)号：DE102006029682A1

公开(公告)日：2007-01-11

申请号：DE102006029682

申请日：2006-06-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HARTNER WALTER ,  MEISER ANDREAS ,  GRUBER HERMANN ,  BONART DIETRICH ,  GROSS THOMAS

IPC: H01L21/71 ,  H01L21/76 ,  H01L21/768 ,  H01L23/52

Abstract: A production process for a semiconductor structure with deep trench isolation and a buried layer contact comprises forming a stack on a doped semiconductor substrate (1) comprising a highly and oppositely doped buried layer (2) and single crystal semiconductor layer (3), producing a vertical isolation (62) between lateral regions by trench (6) etching and forming a low resistance contact to the buried layer by etching a hole (3) that is narrower and less deep than the trench. Independent claims are also included for: (a) an additional production process as above; and (b) two semiconductor structures formed by the claimed processes.

公开(公告)号：DE102004004862A1

公开(公告)日：2005-08-18

申请号：DE102004004862

申请日：2004-01-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： JENSEN NILS ,  MEISER ANDREAS

IPC: H01L27/02 ,  H01L27/08 ,  H01L29/06 ,  H01L27/082 ,  H01L23/62 ,  H01L29/861

Abstract: The arrangement has an anode region of a first conductive type and a cathode region of a second, different, conductive type. These regions are formed in the semiconductor material and are arranged to extend in a first direction. The anode region has an arrangement in a second, lateral direction with alternating anode regions of the first and second type. The anode region also ha a special anode region of the second conductive type. This has a larger, lateral extension than the other anode region of the same type. This special region is arranged such that, in an operating mode with electrostatic discharge, it serves as an emitter region of a parasitic bipolar transistor in the integrated diode arrangement. Independent claims also cover a semiconductor component having such a diode.