公开(公告)号：DE102017105549A1

公开(公告)日：2018-09-20

申请号：DE102017105549

申请日：2017-03-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BONART DIETRICH ,  GROSS THOMAS ,  HAERING FRANZISKA ,  NIESSL MARKUS

IPC: H01L23/50 ,  H01L21/283 ,  H01L21/60 ,  H01L23/485

Abstract: Offenbart ist eine Anordnung, die einen Träger mit einer Oberfläche und zumindest einem auf der Oberfläche gebildeten Kontaktpad aufweist. Das zumindest eine Kontaktpad enthält eine Basisschicht und zumindest zwei Schichtstapel, von denen jeder eine Zwischenschicht und eine Lotschicht enthält. Die zumindest zwei Schichtstapel sind derart auf der Basisschicht übereinander angeordnet, dass die Zwischenschicht eines der zumindest zwei Schichtstapel an die Basisschicht angrenzt und die Lotschicht eines anderen der zumindest zwei Schichtstapel eine oberste Schicht des Kontaktpads bildet. Weiterhin wird ein Verfahren zur Erzeugung dieser Art von Anordnung offenbart.

公开(公告)号：DE102006023731B4

公开(公告)日：2008-04-17

申请号：DE102006023731

申请日：2006-05-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HARTNER WALTER ,  BONART DIETRICH ,  MEISER ANDREAS ,  GROSS THOMAS

IPC: H01L21/74 ,  H01L21/76 ,  H01L21/768 ,  H01L29/78

公开(公告)号：DE102006029701A1

公开(公告)日：2008-01-03

申请号：DE102006029701

申请日：2006-06-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  HARTNER WALTER ,  GRUBER HERMANN ,  BONART DIETRICH ,  GROSS THOMAS

IPC: H01L21/762

Abstract: The component has a substrate (2) of conducting type and a buried semiconductor layer (3) of other conducting type is arranged on the substrate. The buried semiconductor layer is part of a semiconductor function unit. The insulation structure has a trench and an electrically conducting contact to the substrate. The electrically conducting contact to the substrate is insulated electrically from the functional unit semiconductor layer (4) and the buried layer by a trench. An independent claim is also included for the method for manufacturing of semiconductor components consists of a semiconductor body.

公开(公告)号：DE102016122141A1

公开(公告)日：2017-06-01

申请号：DE102016122141

申请日：2016-11-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BONART DIETRICH ,  DEBIE MARTINA ,  GATTERBAUER JOHANN ,  WEIDGANS BERNHARD ,  GROSS THOMAS

IPC: H01L25/16 ,  H01L33/62

Abstract: Ein Halbleiterbauelement enthält ein in einem Halbleitersubstrat angeordnetes aktives Gebiet und eine oberste Metallebene mit Metallleitungen, wobei die oberste Metallebene über dem Halbleitersubstrat angeordnet ist. Kontaktpads sind an einer Hauptoberfläche des Halbleiterbauelements angeordnet, wo die Kontaktpads an die Metallleitungen in der obersten Metallebene gekoppelt sind. Ein Trenngebiet trennt die an der Hauptoberfläche angeordneten Kontaktpads. Benachbarte Kontaktpads sind durch einen Abschnitt des Trenngebiets elektrisch voneinander getrennt. Reflektierende Strukturen sind zwischen der oberen Metallebene und den Kontaktpads angeordnet, wobei jede der reflektierenden Strukturen, die sich direkt über dem aktiven Gebiet befindet, einen assoziierten Abschnitt des die Kontaktpads trennenden Trenngebiets vollständig überlappt.

公开(公告)号：DE102006029682B4

公开(公告)日：2015-01-08

申请号：DE102006029682

申请日：2006-06-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HARTNER WALTER DR ,  MEISER ANDREAS ,  GRUBER HERMANN ,  BONART DIETRICH DR ,  GROSS THOMAS

IPC: H01L21/71 ,  H01L21/76 ,  H01L21/768 ,  H01L23/52

Abstract: Verfahren zur Herstellung einer Halbleiter-Struktur mit den Schritten: – Bereitstellen eines Halbleiter-Schichtstapels, der ein Halbleiter-Substrat (1) von einem ersten Leitungstyp, eine hochdotierte vergrabene Schicht (2) von einem zweiten Leitungstyp und eine darauf angeordnete einkristalline Halbleiter-Schicht (3) von einem dritten Leitungstyp umfasst, – Herstellen einer tiefen Grabenisolierung (62) zwischen verschiedenen lateralen Bereichen der Halbleiter-Struktur und – Herstellen eines niederohmigen Kontaktes (52) zu der vergrabenen Schicht (2), dadurch gekennzeichnet, dass der Schritt zur Herstellung der Grabenisolierung die Ätzung eines Grabens (6) und der Schritt zur Herstellung des Kontaktes zur vergrabenen Schicht (2) die Ätzung eines Loches (5) in die Oberfläche (32) der einkristallinen Halbleiter-Schicht (3) umfassen, wobei die Öffnungsweite des Grabens (6) größer als die Öffnungsweite des Loches (5) ist und die Tiefe des Grabens (6) größer als die Tiefe des Loches (5) ist, der Graben (6) und das Loch (5) in einem gemeinsamen Trockenätzschritt erzeugt werden und das Verfahren einen Schritt zum Auswählen eines Verhältnisses der Öffnungsweiten des Grabens (6) und des Loches (5) entsprechend des gewünschten Verhältnisses der Tiefe des geätzten Loches (5) zur Tiefe des geätzten Grabens (6) umfasst.

公开(公告)号：DE102012110133A1

公开(公告)日：2013-04-25

申请号：DE102012110133

申请日：2012-10-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GRUBER HERMANN ,  GROSS THOMAS ,  MEISER ANDREAS ,  ZUNDEL MARKUS

IPC: H01L21/60 ,  H01L21/301 ,  H01L21/336 ,  H01L21/78 ,  H01L23/482

Abstract: Gemäß einer Ausführungsform beinhaltet ein Verfahren zum Ausbilden eines Halbleiterbauelements (100): Bereitstellen eines Wafer (40) mit einem Halbleitersubstrat (30) mit einer ersten Seite (15), einer zweiten Seite (16) gegenüber der ersten Seite (15) und einem auf der ersten Seite (15) angeordneten Dielektrikumsgebiet (7), Montieren des Wafer (40) mit der ersten Seite (15) auf ein Trägersystem (50), Ätzen eines tiefen vertikalen Grabens (19) von der zweiten Seite (16) durch das Halbleitersubstrat (30) zu dem Dielektrikumsgebiet (7), wodurch ein Mesagebiet von dem verbleibenden Halbleitersubstrat (30) isoliert wird, und Füllen des tiefen vertikalen Grabens (19) mit einem Dielektrikumsmaterial.

公开(公告)号：DE102006029682A1

公开(公告)日：2007-01-11

申请号：DE102006029682

申请日：2006-06-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HARTNER WALTER ,  MEISER ANDREAS ,  GRUBER HERMANN ,  BONART DIETRICH ,  GROSS THOMAS

IPC: H01L21/71 ,  H01L21/76 ,  H01L21/768 ,  H01L23/52

Abstract: A production process for a semiconductor structure with deep trench isolation and a buried layer contact comprises forming a stack on a doped semiconductor substrate (1) comprising a highly and oppositely doped buried layer (2) and single crystal semiconductor layer (3), producing a vertical isolation (62) between lateral regions by trench (6) etching and forming a low resistance contact to the buried layer by etching a hole (3) that is narrower and less deep than the trench. Independent claims are also included for: (a) an additional production process as above; and (b) two semiconductor structures formed by the claimed processes.

公开(公告)号：DE102021108075A1

公开(公告)日：2021-10-07

申请号：DE102021108075

申请日：2021-03-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DE CICCO ADOLFO ,  BONART DIETRICH ,  CHIODO ROSARIO ,  GROSS THOMAS ,  LOGIUDICE ANDREA

IPC: H05B45/12 ,  H05B45/18 ,  H05B45/30 ,  H05B45/44

Abstract: Diese Offenbarung enthält Systeme, Verfahren und Techniken zum Steuern mehrerer Leuchtdioden (LEDs). Zum Beispiel enthält eine Schaltung eine Schalteinrichtung, wobei die Schaltung elektrisch mit einer LED der mehreren LEDs verbunden ist und wobei die Schalteinrichtung dazu ausgebildet ist, zu steuern, ob die LED ein elektrisches Signal von einer Leistungsquelle empfängt. Zusätzlich enthält die Schaltung einen verarbeitenden Schaltkreis, der dazu ausgebildet ist, ein Photostromsignal, das auf einen Photostromwert, der mit der LED korrespondiert, schließen lässt, zu empfangen, den Photostromwert mit einem Schwellenwert-Photostromwert zu vergleichen und einen Ausgangsstrom der LED basierend auf dem Vergleich des Photostromwerts mit dem Schwellenwert-Stromwert zu steuern.

公开(公告)号：DE102016119676A1

公开(公告)日：2017-04-20

申请号：DE102016119676

申请日：2016-10-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GATTERBAUER JOHANN ,  BONART DIETRICH ,  DEBIE MARTINA ,  GROSS THOMAS ,  WEIDGANS BERNHARD

IPC: H01L21/283

Abstract: Gemäß verschiedenen Ausführungsformen kann ein Verfahren Folgendes umfassen: Ausbilden einer ersten Schicht (102) auf einer Fläche unter Verwendung eines Lift-off-Prozesses; Ausbilden einer zweiten Schicht (104) über der ersten Schicht (102) unter Verwendung eines zweiten Lift-off-Prozesses; wobei der zweite Lift-off-Prozess so konfiguriert ist, dass die zweite Schicht (104) zumindest eine Seitenwand der ersten Schicht (102) zumindest teilweise bedeckt.

公开(公告)号：DE102014114532A1

公开(公告)日：2015-04-09

申请号：DE102014114532

申请日：2014-10-07

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GROSS THOMAS ,  GRUBER HERMANN ,  IRLBACHER WERNER ,  SCHULZE HANS-JOACHIM ,  BORCKE MATHIAS VON ,  ZUNDEL MARKUS

IPC: H01L21/822 ,  H01C7/00 ,  H01L21/265 ,  H01L21/3215 ,  H01L21/324 ,  H01L23/62 ,  H01L27/08 ,  H01L29/167

Abstract: Ein Verfahren (200a) zum Herstellen einer Polysilizium-Widerstandsvorrichtung kann aufweisen; ein Bilden einer Polysiliziumschicht (202a); ein Implantieren von ersten Dotieratomen in mindestens einem Abschnitt der Polysiliziumschicht, wobei die ersten Dotieratome Donatoren mit tiefen Energieniveaus aufweisen (204a); ein Implantieren von zweiten Dotieratomen in dem mindestens einen Abschnitt der Polysiliziumschicht (206a); und ein Ausglühen des mindestens einen Abschnitts der Polysiliziumschicht (208a).