Mehrfachchip-Leistungshalbleiterbauteil

    公开(公告)号:DE102013103085A1

    公开(公告)日:2013-10-02

    申请号:DE102013103085

    申请日:2013-03-26

    Abstract: Ein elektronisches Bauteil (100) enthält einen ersten Chipträger (110) und einen zweiten Chipträger (120), der von dem ersten Chipträger (110) isoliert ist. Ein erster Leistungshalbleiterchip (111) ist auf dem ersten Chipträger (110) angebracht und elektrisch damit verbunden. Ein zweiter Leistungshalbleiterchip (121) ist auf dem zweiten Chipträger (120) angebracht und elektrisch damit verbunden. Ein elektrisch isolierendes Material (150) ist zum mindestens partiellen Umgeben des ersten Leistungshalbleiterchips (111) und des zweiten Leistungshalbleiterchips (121) konfiguriert. Eine elektrische Zusammenschaltung (131) ist zum elektrischen Verbinden des ersten Leistungshalbleiterchips (111) mit dem zweiten Leistungshalbleiterchip (121) konfiguriert, wobei die elektrische Zusammenschaltung (131) eine Kontaktklemme und/oder einen galvanisch abgeschiedenen Leiter aufweist.

    Elektronisches Bauelement und ein Verfahren zur Herstellung eines elektronischen Bauelements

    公开(公告)号:DE102013100339A1

    公开(公告)日:2013-07-25

    申请号:DE102013100339

    申请日:2013-01-14

    Abstract: Ein elektronisches Bauelement weist einen Halbleiterchip auf. Ein Kontaktelement, ein elektrischer Anschluss und eine dielektrische Schicht sind auf einer ersten Fläche einer leitenden Schicht angeordnet, welche dem Halbleiterchip zugewandt ist. Ein erstes leitendes Element ist in einer ersten Aussparung der dielektrischen Schicht angeordnet. Das erste leitende Element verbindet das Kontaktelement des Halbleiterchips elektrisch mit der leitenden Schicht. Ein zweites leitendes Element ist in einer zweiten Aussparung der dielektrischen Schicht angeordnet. Das zweite leitende Element verbindet die leitende Schicht elektrisch mit dem elektrischen Anschluss.

    Gehäuse für eine Chipanordnung und Verfahren zum Herstellen eines Gehäuses

    公开(公告)号:DE102012110961A1

    公开(公告)日:2013-05-16

    申请号:DE102012110961

    申请日:2012-11-14

    Abstract: Ein Gehäuse (200) für eine Chipanordnung (206) wird bereitgestellt, das Gehäuse (200) aufweisend: einen Träger (202), der eine erste Trägerseite (204), die dazu ausgebildet ist, eine Chipanordnung (206) aufzunehmen, eine zweite Trägerseite (208) und ein oder mehrere durchgehende Löcher (212) aufweist, die sich von der ersten Trägerseite (204) zu der zweiten Trägerseite (208) erstrecken; mindestens einen elektrischen Verbinder (214), der in einem durchgehenden Loch (212) angeordnet ist, wobei der mindestens eine elektrische Verbinder (214) so angeordnet ist, dass er sich von der zweiten Trägerseite (208) zu der ersten Trägerseite (204) erstreckt; wobei der mindestens eine elektrische Verbinder (214) aufweisen kann: einen ersten Bereich (216) auf der ersten Trägerseite (204); einen zweiten Bereich (218) auf der ersten Trägerseite (204), wobei der erste Bereich (216) so ausgebildet ist, dass er sich in Richtung weg von der ersten Trägerseite (204) in einem Winkel zu dem zweiten Bereich (218) erstreckt; und einen dritten Bereich (222) auf der zweiten Trägerseite (208), wobei der dritte Bereich (222) so ausgebildet ist, dass er sich weg von der zweiten Trägerseite (208) in einem Winkel zu dem zweiten Bereich (218) erstreckt.

Patent Agency Ranking