Package mit einer erhöhten Leitung und einer Struktur, die sich vertikal vom Boden des Verkapselungsmittels erstreckt

    公开(公告)号:DE102020131070A1

    公开(公告)日:2022-05-25

    申请号:DE102020131070

    申请日:2020-11-24

    Abstract: Ein Package (100), das einen Träger (102), ein auf dem Träger (102) montiertes elektronisches Bauteil (104), ein Verkapselungsmittel (106), das zumindest einen Teil des elektronischen Bauteils (104) und zumindest einen Teil des Trägers (102) verkapselt und eine Unterseite (114) auf einem ersten vertikalen Niveau (182) aufweist, mindestens eine Leitung (108), die mit dem elektronischen Bauteil (104) elektrisch gekoppelt ist und einen ersten Leitungsabschnitt (110), der in dem Verkapselungsmittel (106) verkapselt ist, und einen zweiten Leitungsabschnitt (112), der sich an der Unterseite (114) des Verkapselungsmittels (106) aus dem Verkapselungsmittel (106) heraus erstreckt, aufweist, und eine Funktionsstruktur (180) an der Unterseite (114), die sich bis zu einem zweiten vertikalen Niveau (184) erstreckt, das sich von dem ersten vertikalen Niveau (182) unterscheidet, aufweist.

    Halbleiterbauelement mit einem Clip aus Verbundmaterial

    公开(公告)号:DE102018206482A1

    公开(公告)日:2019-10-31

    申请号:DE102018206482

    申请日:2018-04-26

    Abstract: Halbleiterbauelement mit einem ersten Halbleiterdie mit einer ersten Oberfläche, einer der ersten Oberfläche gegenüberliegenden zweiten Oberfläche und einem auf der ersten Oberfläche angeordneten Kontaktpad, einem von dem Halbleiterdie beabstandeten weiteren Kontaktpad, einem Clip mit einer ersten Schicht aus einem ersten metallischen Material und einer zweiten Schicht aus einem von dem ersten metallischen Material verschiedenen zweiten metallischen Material, wobei die erste Schicht des Clips mit dem Kontaktpad verbunden ist und die zweite Schicht des Clips mit dem weiteren Kontaktpad verbunden ist.

    Mehrfachchip-Leistungshalbleiterbauteil

    公开(公告)号:DE102013103085B4

    公开(公告)日:2019-04-11

    申请号:DE102013103085

    申请日:2013-03-26

    Abstract: Elektronisches Bauteil (600,700), umfassend:einen ersten Chipträger (110a,110b);einen zweiten Chipträger (120a,120b), der von dem ersten Chipträger (110) isoliert ist;wobei der erste und zweite Chipträger jeweils eine Doppelschichtstruktur umfassen, welche eine obere Schicht und eine über elektrisch leitende Durchgangsleitungen mit der oberen Schicht verbundene untere Schicht umfasst;einen ersten Leistungshalbleiterchip (111), der auf der oberen Schicht der Doppelschichtstruktur des ersten Chipträgers (110) angebracht und elektrisch damit verbunden ist;einen zweiten Leistungshalbleiterchip (121), der auf der oberen Schicht der Doppelschichtstruktur des zweiten Chipträger (120) angebracht und elektrisch damit verbunden ist;ein elektrisch isolierendes Material (150), das zumindest teilweise den ersten Leistungshalbleiterchip (111) und den zweiten Leistungshalbleiterchip (121) sowie die elektrisch leitenden Durchgangsleitungen umgibt; undeine elektrische Verbindung (131), die den ersten Leistungshalbleiterchip (111) mit dem zweiten Leistungshalbleiterchip (121) elektrisch verbindet, wobei die elektrische Verbindung (131) eine Kontaktklemme, einen galvanisch abgeschiedenen Leiter oder einen elektrisch leitenden Bonddraht umfasst.

    Halbleitergehäuse
    7.
    发明专利

    公开(公告)号:DE102014117337B4

    公开(公告)日:2021-09-23

    申请号:DE102014117337

    申请日:2014-11-26

    Inventor: BEMMERL THOMAS

    Abstract: Halbleitergehäuse (200), aufweisend:eine Ummantelung (210), die eine Unterseite und eine Oberseite aufweist; undeine Lötkontaktfläche (214), die in der Unterseite der Ummantelung (210) angeordnet ist, wobei die Lötkontaktfläche (214) ein lötbares Durchgangsloch (222) aufweist, und wobei die Ummantelung (210) eine Öffnung (224) aufweist, die sich vom Durchgangsloch (222) zur Oberseite der Ummantelung (210) erstreckt und seitlich vollständig von der Ummantelung (210) umschlossen ist, wobei das Halbleitergehäuse ferner zumindest zwei Lötkontaktflächen (214) aufweist, wobei jede Lötkontaktfläche (214) ein Durchgangsloch (222) aufweist, wobei die Öffnung (224) dazu ausgelegt ist, eine optische Sicht auf die zumindest zwei Durchgangslöcher (222) bereitzustellen.

    HALBLEITERVORRICHTUNG UND VERFAHREN ZUM HERSTELLEN EINER HALBLEITERVORRICHTUNG

    公开(公告)号:DE102018130147A1

    公开(公告)日:2020-05-28

    申请号:DE102018130147

    申请日:2018-11-28

    Abstract: Eine Halbleitervorrichtung umfasst einen Träger, der ein Chippad und einen Kontakt umfasst, einen Halbleiterchip, der eine erste Hauptseite und eine gegenüberliegende zweite Hauptseite umfasst, wobei der Halbleiterchip durch eine erste Lötstelle derart an dem Chippad befestigt ist, dass die zweite Hauptseite dem Chippad zugewandt ist, und einen Kontaktclip mit einem ersten Kontaktbereich und einem zweiten Kontaktbereich, wobei der erste Kontaktbereich durch eine zweite Lötstelle an der ersten Hauptseite des Halbleiterchips befestigt ist und der zweite Kontaktbereich durch eine dritte Lötstelle am Kontakt befestigt ist, wobei der erste Kontaktbereich eine konvexe Form aufweist, die der ersten Hauptseite des Halbleiterchips derart zugewandt ist, dass ein Abstand zwischen der ersten Hauptseite und dem ersten Kontaktbereich von einer Basis des konvexen Bereichs aus zu einem Rand des ersten Kontaktbereichs hin zunimmt, und wobei die Basis entlang einer Linie verläuft, die im Wesentlichen senkrecht zu einer Längsachse des Kontaktclips verläuft.

    Halbleitervorrichtung umfassend eine Aussparung und Verfahren zur Herstellung derselben

    公开(公告)号:DE102018119522A1

    公开(公告)日:2020-02-13

    申请号:DE102018119522

    申请日:2018-08-10

    Abstract: Eine Halbleitervorrichtung umfasst einen Die-Träger, der eine X-förmige Aussparung auf einer ersten Oberfläche des Die-Trägers umfasst, ein Halbleiter-Die, das über der ersten Oberfläche des Die-Trägers angeordnet ist und die X-förmige Aussparung zumindest teilweise bedeckt, und einen Haftvermittler, der das Halbleiter-Die an dem Die-Träger befestigt, wobei der Haftvermittler zumindest teilweise in der X-förmigen Aussparung angeordnet ist, wobei jeder der vier Arme der X-förmigen Aussparung zu einer Ecke des Halbleiter-Die zeigt und sich über einen Umriss des Halbleiter-Die erstreckt in einer orthogonalen Projektion auf die erste Oberfläche des Die-Trägers.

Patent Agency Ranking