公开(公告)号：EP2680678A1

公开(公告)日：2014-01-01

申请号：EP11861583.0

申请日：2011-03-29

Applicant: Dowa Metals & Mining Co., Ltd.

Inventor： OSANAI, Hideyo ,  TAKAHASHI, Takayuki ,  IDEGUCHI, Satoru ,  KOTANI, Hirotaka

IPC: H05K1/02 ,  H05K1/03

CPC classification number: H05K1/053 ,  B22D19/0081 ,  B22D19/04 ,  H01L21/481 ,  H01L21/4871 ,  H01L23/3735 ,  H01L2924/0002 ,  H05K1/0306 ,  H05K3/0061 ,  H05K3/022 ,  H05K2201/09136 ,  H05K2201/2009 ,  H05K2203/128 ,  Y10T428/12618 ,  Y10T428/2457 ,  Y10T428/2462 ,  Y10T428/24942 ,  H01L2924/00

Abstract: A metal/ceramic bonding substrate includes: a ceramic substrate; a metal plate bonded directly to one side of the ceramic substrate; a metal base plate bonded directly to the other side of the ceramic substrate; and a reinforcing member having a higher strength than that of the metal base plate, the reinforcing member being arranged so as to extend from one of both end faces of the metal base plate to the other end face thereof without interrupting that the metal base plate extends between a bonded surface of the metal base plate to the ceramic substrate and the opposite surface thereof.

Abstract translation: 金属/陶瓷接合基板包括：陶瓷基板; 直接结合在陶瓷基板的一侧的金属板; 金属基板直接结合到陶瓷基板的另一侧; 所述加强构件具有比所述金属基板高的强度的强化构件，所述加强构件配置成从所述金属基板的两个端面之一延伸到所述另一端面，而不会中断所述金属基板延伸 在金属基板与陶瓷基板的接合面与其相对面之间。

公开(公告)号：EP2019572B1

公开(公告)日：2012-02-01

申请号：EP08013359.8

申请日：2008-07-24

Applicant: TDK Corporation

Inventor： Kanemaru, Yoshikazu ,  Kawabata, Kenichi

IPC: H05K3/00 ,  H01L23/538

CPC classification number: H05K3/0052 ,  H01L23/49838 ,  H01L23/5386 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/82 ,  H01L24/97 ,  H01L2224/04105 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/92244 ,  H01L2224/97 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01038 ,  H01L2924/0104 ,  H01L2924/01042 ,  H01L2924/01047 ,  H01L2924/01057 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/04953 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19105 ,  H01L2924/3511 ,  H05K1/0271 ,  H05K1/112 ,  H05K1/185 ,  H05K3/0097 ,  H05K3/4602 ,  H05K2201/09136 ,  H05K2201/10636 ,  H05K2201/10674 ,  H05K2201/2009 ,  H05K2203/0169 ,  H05K2203/1469 ,  Y02P70/611 ,  Y10T29/49124 ,  H01L2224/82 ,  H01L2924/00

Abstract: The object of the present invention is to provide an assembly substrate which is easily handled and capable of suppressing occurrence of warpage, and offers high productivity and economic efficiency, and its manufacturing method. A work board 100 includes an insulating layer 21 on one surface of a substantially rectangular-shaped substrate 11, and electronic components 41 and a plate-like integrated frame 51 are embedded inside the insulating layer 21. The plate-like integrated frame 51 has a plurality of concave portions 53 arranged in parallel at its inner periphery wall 52a, and arranged on a non-placing area of the electronic components 41 so as to surround a plurality of the electronic components 41 (groups).

公开(公告)号：EP2269216A1

公开(公告)日：2011-01-05

申请号：EP09721759.0

申请日：2009-03-19

Applicant: ATI Technologies ULC

Inventor： TOPACIO, Roden ,  ZBRZEZNY, Adam

IPC: H01L23/00 ,  H01L23/16 ,  H01L23/31

CPC classification number: H01L23/3128 ,  H01L23/16 ,  H01L23/562 ,  H01L2224/131 ,  H01L2224/16 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81815 ,  H01L2224/92125 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01087 ,  H01L2924/15311 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19105 ,  H01L2924/3025 ,  H01L2924/3511 ,  H05K1/0271 ,  H05K3/3452 ,  H05K3/3457 ,  H05K2201/09136 ,  H05K2201/09781 ,  H05K2203/043 ,  H01L2924/014 ,  H01L2924/00014

Abstract: Various semiconductor chip package substrates with reinforcement and methods of making the same are disclosed. In one aspect, a method of manufacturing is provided that includes providing a package substrate that has a first side and a second side opposite to the first side. The first side has a central area adapted to receive a semiconductor chip. A solder reinforcement structure is formed on the first side of the package substrate outside of the central area to resist bending of the package substrate.

公开(公告)号：EP2066160A2

公开(公告)日：2009-06-03

申请号：EP08168277.5

申请日：2008-11-04

Applicant: Shinko Electric Industries Co., Ltd.

Inventor： Taguchi, Yuichi ,  Chino, Teruaki ,  Oi, Kiyoshi

IPC: H05K3/46

CPC classification number: H05K1/0271 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49838 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/92125 ,  H05K3/4644 ,  H05K2201/09063 ,  H05K2201/09136 ,  H05K2201/10674 ,  H01L2924/00

Abstract: A wiring board (10) adapted for mounting an electronic component has the form of a structure in which a plurality of wiring layers (11, 13, 15) are stacked one on top of another with an insulating layer (12, 14) interposed therebetween and are interconnected through via holes (VH1, VH2) formed in the insulating layers, respectively. A plurality of openings (TH) are formed through the structure in a region (R2) where a wiring is not formed, extending through the structure in a thickness direction thereof. Further, solder resist layers (16, 17) are formed on the outermost wiring layers, respectively, and exposing pad portions (11P, 15P) defined in desired locations in the outermost wiring layers.

Abstract translation: 适于安装电子部件的布线板（10）具有这样的结构形式，其中多个布线层（11,13,15）彼此上下堆叠并且隔着绝缘层（12,14） 并通过形成在绝缘层中的通孔（VH1，VH2）分别互连。 在没有形成布线的区域（R2）中穿过该结构形成多个开口（TH），该开口（TH）在其厚度方向上延伸穿过该结构。 此外，分别在最外层的布线层上形成阻焊层（16,17），并且在最外层的布线层中的暴露焊盘部分（11P，15P）被限定在期望的位置上。

公开(公告)号：WO2016091992A1

公开(公告)日：2016-06-16

申请号：PCT/EP2015/079200

申请日：2015-12-10

Applicant: AT & S AUSTRIA TECHNOLOGIE & SYSTEMTECHNIK AKTIENGESELLSCHAFT

Inventor： ZLUC, Andreas ,  WEIDINGER, Gerald ,  SCHOBER, Mario ,  STAHR, Hannes ,  SCHWARZ, Timo ,  GRUBER, Benjamin

IPC: H05K1/02 ,  H05K1/03 ,  H05K3/46 ,  H05K1/18 ,  C08J5/24 ,  H01L23/538

CPC classification number: H05K1/0271 ,  H01L21/481 ,  H01L21/4857 ,  H01L21/568 ,  H01L23/145 ,  H01L23/5383 ,  H01L23/5385 ,  H01L23/5387 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/20 ,  H01L2224/2518 ,  H01L2224/32145 ,  H01L2224/73267 ,  H01L2224/9222 ,  H01L2924/0002 ,  H01L2924/18162 ,  H01L2924/19105 ,  H05K1/0353 ,  H05K1/0366 ,  H05K1/0373 ,  H05K1/0393 ,  H05K1/115 ,  H05K1/185 ,  H05K1/189 ,  H05K3/0017 ,  H05K3/0097 ,  H05K3/4602 ,  H05K2201/0129 ,  H05K2201/0133 ,  H05K2201/0187 ,  H05K2201/0191 ,  H05K2201/068 ,  H05K2201/09136 ,  H01L2924/00

Abstract: Es wird eine Leiterplatte (200) beschrieben, welche aufweist einen Schichtenverbund mit zumindest einer dielektrischen Schicht (114), welche parallel zu einer xy-Ebene, die durch eine x-Achse und eine dazu senkrechte y-Achse aufgespannt ist, eine flächige Ausdehnung aufweist und entlang einer z-Achse, welche senkrecht zu der x-Achse und zu der y-Achse ist, eine Schichtdicke aufweist; und zumindest einer metallischen Schicht (136), welche flächig an der dielektrischen Schicht angebracht ist; wobei der Schichtenverbund entlang der z-Achse frei von einer Symmetrieebene ist, welche parallel zu der xy-Ebene orientiert ist, und die dielektrische Schicht (114) ein dielektrisches Material aufweist, welches ein Elastizitätsmodul E im Bereich zwischen 1 und 20 GPa und entlang der x-Achse und entlang der y-Achse einen thermischen Ausdehnungskoeffizienten im Bereich zwischen 0 und 17 ppm/K hat. Es wird ferner ein Verfahren zum Herstellen einer derartigen Leiterplatte (200) beschrieben. Ferner wird ein Verfahren zum Herstellen einer Leiterplattenstruktur aufweisend zwei asymmetrischen Leiterplatten sowie ein Verfahren zum Herstellen von zwei prozessierten asymmetrischen Leiterplatten (500a, 500b) aus einer größeren Leiterplattenstruktur (505) beschrieben.

Abstract translation: 中描述了一种印刷电路板（200），包括具有至少一个电介质层（114）具有平行于由x轴和垂直y轴撑开的xy平面，平面延伸的层的复合 和沿着z轴，其垂直于x轴和y轴，具有层厚度; 和至少一个金属层（136），其是安装在介电层上表面上; 其中，沿所述z轴的层压材料是自由的对称平面平行于xy平面定向，并且所述介电层（114）的包括具有1至20 GPA沿之间和弹性模量E的介电材料 x轴和沿y轴具有范围在0和17ppm / K之间的热膨胀系数 它进一步描述这样的印刷电路板（200）的制造方法。 此外，一种制造印刷电路板的结构，其包括两个不对称的印刷电路板的方法以及用于制造非对称两个经处理的板（500A，500B）的方法，从较大的印刷电路板结构（505）中所述。

公开(公告)号：WO2013114861A1

公开(公告)日：2013-08-08

申请号：PCT/JP2013/000467

申请日：2013-01-29

Applicant: 三菱マテリアル株式会社

Inventor： 田里　和義 ,  石川　元貴 ,  白田　敬治 ,  中村　賢蔵

IPC: G01J1/02 ,  G01J5/10 ,  G01J5/20 ,  H01L35/10 ,  H01L35/30 ,  H01L37/02

CPC classification number: G01J5/10 ,  G01J5/0022 ,  G01J5/06 ,  G01J5/0803 ,  G01J2005/103 ,  G01J2005/206 ,  G03G15/2039 ,  G03G2215/00772 ,  H01L27/144 ,  H01L37/02 ,  H05K1/0271 ,  H05K1/189 ,  H05K2201/068 ,  H05K2201/09136 ,  H05K2201/09781

Abstract: 　片側にリード線が接続されていても、熱バランスを崩さずに測定対象物の温度を高精度に測定可能な赤外線センサを提供する。絶縁性フィルム２と、絶縁性フィルムの一方の面に設けられた第１の感熱素子３Ａ及び第２の感熱素子３Ｂと、絶縁性フィルムの一方の面に形成され第１の感熱素子に接続された第１の配線膜４Ａ及び第２の感熱素子に接続された第２の配線膜４Ｂと、第２の感熱素子に対向して絶縁性フィルムの他方の面に設けられた赤外線反射膜５と、絶縁性フィルムの同じ端部側に設けられ対応する第１の配線膜及び第２の配線膜に接続された複数の端子電極６と、絶縁性フィルムの他方の面に設けられ第１の配線膜と第２の配線膜とのうち端子電極からの配線距離の長い方の少なくとも一部に対向して絶縁性フィルムよりも熱放散性の高い材料で形成された熱抵抗調整膜７とを備えている。

Abstract translation: 提供了一种红外传感器，即使在将引线连接到一侧时，也可以对待测对象进行高精度的温度测量而不破坏热平衡。 红外传感器包括：绝缘膜（2）; 设置在所述绝缘膜的一个面上的第一热敏元件（3A）和第二热敏元件（3B） 连接到第一热敏元件的第一布线膜（4A）和与第二热敏元件连接的第二布线膜（4B），所述布线膜形成在绝缘膜的一个面上; 设置在所述绝缘膜的与所述第二热敏元件相反的另一面上的红外线反射膜（5）; 多个端子电极（6），其设置在所述绝缘膜的同一端部侧，并且与所述第一布线膜和所述第二布线膜连接; 和设置在所述绝缘膜的另一面上的热电阻调节膜（7），所述隔热膜与所述端子电极的布线距离处于与所述第一布线膜和所述第二布线膜的长度的至少一部分相对的位置 并且其由比绝缘膜更大的散热材料形成。

公开(公告)号：WO2012014692A1

公开(公告)日：2012-02-02

申请号：PCT/JP2011/066061

申请日：2011-07-14

Applicant: 株式会社村田製作所 ,  大坪喜人

Inventor： 大坪喜人

IPC: H05K3/46

CPC classification number: H05K1/0298 ,  H05K3/00 ,  H05K3/4629 ,  H05K2201/0187 ,  H05K2201/09136 ,  H05K2201/09672

Abstract: 　表面の平坦性が良好で、部品実装性に優れたセラミック多層基板および該セラミック多層基板を効率良く製造することが可能なセラミック多層基板の製造方法を提供する。　積層された複数のセラミック層１と、セラミック層を介して積層され、少なくとも一部が積層方向から見て互いに重なるように配設された複数の内部導体３と、内部導体とは異なる層に配設され、積層方向から見て互いに重なる内部導体のうちの少なくとも２層が重なる内部導体重なり領域と積層方向から見て重なり、かつ平面面積が内部導体重なり領域の平面面積の２倍以下の、焼結していない無機材料粉末を含んでなる拘束層２とを備えた構成とする。　拘束層２の平面面積をセラミック層１の平面面積の１／２以下にする。　拘束層２を、内部導体重なり領域の全てを覆うように配設する。

Abstract translation: 本发明公开了一种陶瓷多层基板，其表面平坦性良好且具有优异的部件安装性能; 以及能够有效地制造所述陶瓷多层基板的陶瓷多层基板的制造方法。 所述陶瓷多层基板配置有：多个层叠陶瓷层（1）; 多个内部导体（3），其间层叠有陶瓷层，并且以沿堆叠方向至少部分重叠的方式设置; 以及沿堆叠方向设置到与内部导体不同的层的约束层（2）与内部导体重叠区域重叠，在内部导体重叠区域处，至少两层彼此重叠的内部导体沿着方向 并且包括未烧结的无机材料粉末，其具有不大于内部导体重叠区域的平面面积的两倍的平面面积。 约束层（2）的平面面积不大于陶瓷层（1）的平面面积的一半。 约束层（2）以覆盖整个内部导体重叠区域的方式设置。

公开(公告)号：WO2010124083A1

公开(公告)日：2010-10-28

申请号：PCT/US2010/032046

申请日：2010-04-22

Applicant: QUALCOMM INCORPORATED ,  YAO, Jack Monjay ,  ZANG, Ruey Kae

Inventor： YAO, Jack Monjay ,  ZANG, Ruey Kae

IPC: H01L23/498

CPC classification number: H01L23/49838 ,  H01L23/49822 ,  H01L2924/0002 ,  H05K1/0271 ,  H05K1/0298 ,  H05K2201/09136 ,  H05K2201/09781 ,  Y10T29/49155 ,  H01L2924/00

Abstract: A plurality of metal elements formed in an electronic package. The electronic package includes an electronic substrate and a plurality of metal elements disposed in a layer of the substrate. The plurality of metal elements do not serve an electrical function in the layer. Also, each of the plurality of metal elements is floating in the layer. In another embodiment, a method for optimizing the design of a package substrate is provided. The method includes identifying a space in a layer of the substrate that is free of metal and forming a plurality of metal elements in the identified space, where the plurality of metal elements do not serve an electrical function.

Abstract translation: 在电子封装中形成多个金属元件。 电子封装包括电子基板和设置在基板的层中的多个金属元件。 多个金属元件不在该层中起到电功能的作用。 而且，多个金属元件中的每一个都漂浮在该层中。 在另一个实施例中，提供了一种用于优化封装衬底的设计的方法。 该方法包括识别没有金属的衬底层中的空间并且在所识别的空间中形成多个金属元件，其中多个金属元件不起电功能的作用。

公开(公告)号：WO2010121167A1

公开(公告)日：2010-10-21

申请号：PCT/US2010/031439

申请日：2010-04-16

Applicant: QUALCOMM INCORPORATED ,  YAO, Jack Monjay ,  ZANG, Ruey Kae

Inventor： YAO, Jack Monjay ,  ZANG, Ruey Kae

IPC: H01L23/498

CPC classification number: H01L23/49838 ,  H01L2924/0002 ,  H05K1/0271 ,  H05K1/0298 ,  H05K2201/09136 ,  H05K2201/09781 ,  H01L2924/00

Abstract: A plurality of metal elements formed in an electronic package. The electronic package includes an electronic substrate and a plurality of metal elements disposed in a layer of the substrate. The plurality of metal elements do not serve an electrical function in the layer. Also, each of the plurality of metal elements is floating in the layer. In another embodiment, a method for optimizing the design of a package substrate is provided. The method includes identifying a space in a layer of the substrate that is free of metal and forming a plurality of metal elements in the identified space, where the plurality of metal elements do not serve an electrical function.

Abstract translation: 形成在电子封装中的多个金属元件。 电子封装包括电子基板和设置在基板的层中的多个金属元件。 多个金属元件在层中不具有电功能。 此外，多个金属元件中的每一个在该层中浮动。 在另一个实施例中，提供了一种用于优化封装衬底的设计的方法。 该方法包括识别基板的不含金属的层中的空间，并且在所识别的空间中形成多个金属元件，其中多个金属元件不起电气功能的作用。

公开(公告)号：WO2010111832A1

公开(公告)日：2010-10-07

申请号：PCT/CN2009/071115

申请日：2009-03-31

Applicant: HONG KONG APPLIED SCIENCE AND TECHNOLOGY RESEARCH INSTITUTE CO. LTD ,  LIN, Jyh-Rong ,  XIE, Bin ,  YEUNG, Yeung ,  SHI, Xunqing ,  CHUNG, Chang Hwa

Inventor： LIN, Jyh-Rong ,  XIE, Bin ,  YEUNG, Yeung ,  SHI, Xunqing ,  CHUNG, Chang Hwa

IPC: H01L21/00 ,  B32B5/00

CPC classification number: H05K1/0271 ,  H05K1/0306 ,  H05K2201/068 ,  H05K2201/09136 ,  H05K2201/09909

Abstract: A method to provide warpage control of a substrate and an apparatus designed to perform this method are disclosed The method comprises arranging a first surface-modifying material on a first surface of a substrate, wherein the first surface-modifying material has a first pattern comprising one or more thickness to control warpage of the substrate.

Abstract translation: 公开了一种提供基板的翘曲控制的方法和设计用于执行该方法的装置。该方法包括在基板的第一表面上布置第一表面改性材料，其中第一表面改性材料具有包括一个的第一图案 或更大的厚度以控制基底的翘曲。