公开(公告)号：FR2951018A1

公开(公告)日：2011-04-08

申请号：FR0956931

申请日：2009-10-05

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： CHAABOUNI HAMED ,  CADIX LIONEL

IPC: H01L21/768 ,  H01L23/48 ,  H05K3/42

Abstract: Procédé de réalisation d'un via de connexion électrique au travers d'un substrat pour réaliser une connexion électrique d'une face à l'autre du substrat, et substrat, dans lesquels un anneau (10) en une matière conductrice de l'électricité formant au moins en partie le via (6) est formé dans un trou (9) du substrat.

公开(公告)号：FR2934926A1

公开(公告)日：2010-02-12

申请号：FR0855410

申请日：2008-08-05

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

Inventor： ROY FRANCOIS ,  TOURNIER ARNAUD

IPC: H01L27/146

Abstract: L'invention concerne un capteur d'images comprenant au moins une photodiode (D) et au moins un transistor (M4) formés dans et sur un substrat de silicium (21), l'ensemble de la photodiode et du transistor étant entouré d'un mur d'isolement (23) fortement dopé, caractérisé en ce que le substrat de silicium a une orientation cristalline (110).

公开(公告)号：FR2921751B1

公开(公告)日：2009-12-18

申请号：FR0758018

申请日：2007-10-02

Applicant: ST MICROELECTRONICS CROLLES 2 ,  COMMISSARIAT ENERGIE ATOMIQUE

Inventor： MANAKLI SERDAR ,  BUSTOS JESSY ,  CORONEL PHILIPPE ,  PAIN LAURENT

IPC: H01L21/3105 ,  H01L21/28 ,  H01L21/336

公开(公告)号：FR2928225A1

公开(公告)日：2009-09-04

申请号：FR0855298

申请日：2008-07-31

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS CROLLES 2

Inventor： LOUIS DIDIER ,  PASSEMARD GERARD

IPC: H01L23/532 ,  H01L23/528

Abstract: L'invention concerne la réalisation d'un dispositif microélectronique comprenant, sur un substrat (100) :- une première pluralité de composants d'au moins un premier circuit,- au moins une deuxième pluralité de composants formant au moins un deuxième circuit, le deuxième circuit et le premier circuit étant superposés,- une pluralité d'éléments d'interconnexions entre le premier circuit et le deuxième circuit,au moins un desdits éléments étant à base d'un matériau polymère (150) conducteur ou semiconducteur.

公开(公告)号：FR2928029A1

公开(公告)日：2009-08-28

申请号：FR0851266

申请日：2008-02-27

Applicant: ST MICROELECTRONICS CROLLES 2 ,  ST MICROELECTRONICS SA

Inventor： BERNARD EMILIE ,  GUILLAUMOT BERNARD ,  CORONEL PHILIPPE

IPC: H01L21/336 ,  H01L29/78

Abstract: L'invention concerne un procédé de fabrication d'un dispositif semi-conducteur comportant une région semi-conductrice de canal et une région de grille, la région de grille comprenant au moins une partie enterrée s'étendant sous la région de canal. La formation de la partie enterrée de la région de grille comprend :- une formation d'une cavité sous la région de canal,- un remplissage au moins partiel de la cavité par au moins du silicium et un métal,- la formation d'un siliciure dudit métal.

公开(公告)号：FR2911721B1

公开(公告)日：2009-05-01

申请号：FR0752776

申请日：2007-01-19

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： CORONEL PHILIPPE ,  FENOUILLET BERANGER CLAIRE

IPC: H01L21/84 ,  H01L27/12

Abstract: The device (1) has an upper region (102) including a MOSFET type semiconductor device i.e. P-channel MOS transistor (106), with a metallic gate (108) and arranged on a semiconductor layer (118). A lower region (104) has a MOSFET type semiconductor device i.e. N-channel MOS transistor (134), arranged on a portion (132b) of another semiconductor layer, where the layers are made of strained silicon. The transistor (134) has a gate (128b) formed by a portion of a metallic layer. The latter semiconductor layer is arranged on an insulating layer (146) stacked on another metallic layer (148). An independent claim is also included for a method of manufacturing a silicon-on-insulator MOSFET device.

公开(公告)号：FR2915317A1

公开(公告)日：2008-10-24

申请号：FR0754580

申请日：2007-04-19

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2 ,  IMEC INTER UNI MICRO ELECTR

Inventor： LENOBLE DAMIEN ,  DUTARTRE DIDIER ,  TALBOT ALEXANDRE

IPC: H01L21/336 ,  H01L29/786

Abstract: La présente invention propose un procédé de réalisation d'un film mince d'un premier matériau saillant perpendiculairement à une surface plane d'un support, comprenant :a) une formation, au-dessus du support, d'un bloc d'un deuxième matériau comprenant au moins une paroi perpendiculaire à ladite surface plane,b) une formation d'une couche mince du premier matériau sur ladite paroi, etc) un retrait d'au moins une portion dudit bloc de deuxième matériau de manière à former le film mince de premier matériau.

公开(公告)号：FR2897467A1

公开(公告)日：2007-08-17

申请号：FR0650540

申请日：2006-02-15

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： TORRES JOAQUIM ,  CHHUN SONARITH ,  GOSSET LAURENT GEORGES

IPC: H01G4/33 ,  H01L29/92

Abstract: L'invention concerne un condensateur formé dans un matériau poreux (20).

公开(公告)号：FR2896338A1

公开(公告)日：2007-07-20

申请号：FR0600414

申请日：2006-01-17

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： KERMARREC OLIVIER ,  CAMPIDELLI YVES ,  PIN GUILLAUME

IPC: H01L21/20 ,  C30B33/00 ,  H01L21/30 ,  H01L21/762

Abstract: Le procédé concerne la réalisation d'une couche d'un premier matériau monocristallin sur un deuxième matériau, ledit deuxième matériau présentant au moins une ouverture exposant une portion de surface d'un troisième matériau monocristallin 1. Le procédé comprend ainsi les étapes de :a) formation d'une première couche 4 partiellement cristalline dudit premier matériau sur ladite portion de surface du troisième matériau 1, puisb) formation d'une seconde couche 5 amorphe ou partiellement cristalline du premier matériau sur ladite première couche 4 partiellement cristalline du premier matériau et sur une partie du deuxième matériau située autour de ladite ouverture, etc) recuit de recristallisation du premier matériau.

公开(公告)号：FR2887075A1

公开(公告)日：2006-12-15

申请号：FR0505880

申请日：2005-06-09

Applicant: ST MICROELECTRONICS CROLLES 2 ,  COMMISSARIAT ENERGIE ATOMIQUE

Inventor： BUSTOS JESSY ,  THONY PHILIPPE ,  CORONEL PHILIPPE

IPC: H01L21/768 ,  H01L21/8244 ,  H01L27/11

Abstract: Un procédé de réalisation de deux éléments (1a, 4a) superposés au sein d'un circuit électronique intégré permet de réduire ou de supprimer des marges d'alignement autour de ces éléments. Des côtés (12, 13) de l'élément de circuit supérieur (4a) sont définis par des bords de l'élément de circuit inférieur (1a), lors d'une étape d'exposition du circuit à un rayonnement lithographique. D'autres côtés (11a, 11b) de l'élément de circuit supérieur (4a) sont définis par une couche qui atténue une réflexion du rayonnement sur l'élément de circuit inférieur (1a). Le procédé peut être appliqué à une réalisation de connexions électriques.