公开(公告)号：WO2006068740A3

公开(公告)日：2006-11-02

申请号：PCT/US2005041826

申请日：2005-11-17

Applicant: 3M INNOVATIVE PROPERTIES CO

Inventor： DEVANEY DOUGLAS E ,  LUENEBURG DAVID C

IPC: H05K1/18

CPC classification number: A61B5/14532 ,  A61B5/1486 ,  A61B2562/02 ,  H05K1/09 ,  H05K3/108 ,  H05K3/388 ,  H05K2201/0141 ,  H05K2201/0352

Abstract: This invention relates to a two-sided copperless flexible circuit; and a method of manufacturing said circuit.

Abstract translation: 本发明涉及一种双面无铜柔性电路; 以及制造所述电路的方法。

公开(公告)号：WO2005064999A1

公开(公告)日：2005-07-14

申请号：PCT/IB2004/004084

申请日：2004-12-09

Applicant: NOKIA CORPORATION ,  XU, Liangfeng ,  REINIKAINEN, Tommi ,  KUJALA, Arni ,  REN, Wei ,  NIEMI, Ian ,  KARTIO, Ilkka

Inventor： XU, Liangfeng ,  REINIKAINEN, Tommi ,  KUJALA, Arni ,  REN, Wei ,  NIEMI, Ian ,  KARTIO, Ilkka

IPC: H05K1/03

CPC classification number: H05K1/0265 ,  H05K3/4641 ,  H05K2201/0352 ,  H05K2201/0358

Abstract: A multi-layer printed wire board (PWB) structure optimized for improved drop reliability, reliable electrical connections under thermal load, and minimal thickness is provided, along with a mobile terminal, including the PWB. The PWB includes alternating conductive layers and insulative layers. The outermost three layers form an interconnect structure constructed of two conductive layers surrounding an insulative-coated conductive layer. The thicknesses of the various layers are optimized to have an increased resistance to mechanical shock resulting from, for instance, a drop onto a hard surface. In addition, the optimized PWB structure has a minimized thickness and an improved resistance to connection failures resulting from cyclical thermal loads.

Abstract translation: 提供了一种多层印刷线路板（PWB）结构以及包括PWB在内的移动终端，优化了降低可靠性，热负载下的可靠电气连接和最小厚度。 PWB包括交替的导电层和绝缘层。 最外面的三层形成由围绕绝缘涂覆的导电层的两个导电层构成的互连结构。 各层的厚度被优化以具有增加的抗机械冲击的抵抗力，例如由硬质表面上的液滴引起的机械冲击。 此外，优化的PWB结构具有最小化的厚度和改善的耐循环热负载引起的连接故障。

公开(公告)号：WO0047025A3

公开(公告)日：2000-12-21

申请号：PCT/US0002731

申请日：2000-02-04

Applicant: HONEYWELL INT INC

Inventor： BIRON RICHARD M

IPC: H01R12/62 ,  H05K1/14 ,  H05K3/00 ,  H05K3/06 ,  H05K3/40 ,  H05K3/42

CPC classification number: H05K1/148 ,  H05K3/061 ,  H05K3/4092 ,  H05K3/427 ,  H05K3/4691 ,  H05K2201/0352 ,  H05K2201/0394 ,  H05K2203/063

Abstract: A method for forming electrical interconnects (28) for printed circuit boards (32, 34) and the like includes the steps of laminating a first surface of a rigid dielectric substrate (10) with a first conductive laminate such that the first conductive laminate extends beyond at least one edge (35) of the dielectric substrate (10), patterning the first conductive laminate to define a plurality of electrical interconnects (28) which extend beyond the edge(s) (35) of the dielectric substrate (10), forming a plurality of conductive traces on a second surface of the dielectric substrate (10) and forming a plurality of openings in the dielectric substrate (10), each opening extending from a first location on the first surface of the dielectric (10) which is proximate at least one electrical interconnect to a second location on the second surface of the substrate (10) which is proximate at least one conductive trace. Conductive material is formed within the openings of the dielectric substrate (10) such that the conductive material facilitates electrical communication between the electrical interconnects (28) and the conductive traces. The electrical interconnects (28) may be formed so as to either provide electrical communication between a plurality of printed circuit boards (32, 34) or so as to define terminations for such printed circuits boards (32, 34).

Abstract translation: 用于形成用于印刷电路板（32,34）等的电互连（28）的方法包括以下步骤：将刚性电介质基板（10）的第一表面与第一导电层压体层压，使得第一导电层压板延伸超过 电介质基板（10）的至少一个边缘（35），图案化第一导电层压板以限定延伸超过电介质基板（10）的边缘（35）的多个电互连（28），形成 电介质基板（10）的第二表面上的多个导电迹线，并且在电介质基板（10）中形成多个开口，每个开口从电介质（10）的第一表面上的第一位置延伸，该第一位置是接近 至少一个电互连至位于所述衬底（10）的所述第二表面上的第二位置，其邻近至少一个导电迹线。 导电材料形成在电介质基板（10）的开口内，使得导电材料有助于电互连（28）和导电迹线之间的电连通。 电互连（28）可以形成为在多个印刷电路板（32,34）之间提供电连接，以便限定这种印刷电路板（32,34）的端接。

公开(公告)号：WO00076281A1

公开(公告)日：2000-12-14

申请号：PCT/JP2000/003377

申请日：2000-05-25

IPC: H01L21/48 ,  H01L23/498 ,  H05K1/03 ,  H05K3/00 ,  H05K3/10 ,  H05K3/18 ,  H05K3/38 ,  H05K3/42 ,  H05K3/46

CPC classification number: H05K3/423 ,  H01L21/486 ,  H01L23/49822 ,  H01L23/49827 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2224/16225 ,  H01L2224/16235 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01087 ,  H01L2924/15174 ,  H01L2924/15311 ,  H01L2924/15312 ,  H05K1/036 ,  H05K3/0032 ,  H05K3/0035 ,  H05K3/0038 ,  H05K3/108 ,  H05K3/181 ,  H05K3/381 ,  H05K3/385 ,  H05K3/387 ,  H05K3/388 ,  H05K3/426 ,  H05K3/427 ,  H05K3/4602 ,  H05K2201/0195 ,  H05K2201/0352 ,  H05K2201/0355 ,  H05K2201/0394 ,  H05K2201/09536 ,  H05K2201/09563 ,  H05K2201/0959 ,  H05K2201/096 ,  H05K2201/09736 ,  H05K2201/09881 ,  H05K2203/0315 ,  H05K2203/0733 ,  H05K2203/0773 ,  H05K2203/1476 ,  Y10T29/49126 ,  Y10T29/49144 ,  Y10T29/49155 ,  Y10T29/49165 ,  H01L2224/05599

Abstract: A multilayer printed wiring board in which the strength is ensured by sandwiching a metal layer (18) between insulating layers (14, 20), thereby a core sheet (30) can be thin, and the thickness of the multilayer printed wiring board is reduced. Moreover, since a blind hole (22) extending to the metal layer (18) is formed only in insulating layers (14, 20), the fine blind hole (22) can easily be made by a laser beam, and a through hole (36) having a small diameter can be formed.

Abstract translation: 通过将绝缘层（14,20）之间的金属层（18）夹在一起，从而使芯片（30）的强度确保的多层印刷电路板可以薄，并且多层印刷线路板的厚度减小 。 此外，由于仅在绝缘层（14,20）上形成延伸到金属层（18）的盲孔（22），因此可以容易地通过激光束和微孔（22）形成通孔 36）可以形成。

公开(公告)号：WO1997008925A1

公开(公告)日：1997-03-06

申请号：PCT/DE1996001504

申请日：1996-08-13

Applicant: SIEMENS AKTIENGESELLSCHAFT ,  MUNDIGL, Josef ,  HUBER, Michael

Inventor： SIEMENS AKTIENGESELLSCHAFT

IPC: H05K03/32

CPC classification number: H05K3/328 ,  B23K20/12 ,  B23K26/21 ,  B23K2101/38 ,  H01L21/4853 ,  H01R43/0207 ,  H01R43/0221 ,  H01R43/0228 ,  H05K3/368 ,  H05K3/4084 ,  H05K2201/0352 ,  H05K2201/10924 ,  H05K2203/0195 ,  H05K2203/0285 ,  H05K2203/107 ,  H05K2203/1189

Abstract: Described is a method of establishing a connection between at least one first electrical conductor forming a first joint partner (2) and a second conductor (4) mounted using laminating or etching techniques on a supporting substrate (3) and forming, together with the substrate, a second joint partner. The at least two joint partners (2, 3 and 4) are first brought into contact with each other by a tool (5) to which mechanical energy is supplied, and the substrate (3) is then melted in the vicinity of the tool (5) by also supplying heat. This causes the substrate to give way to the tool (5), and the at least two conductors (2, 4) are thus connected to each other by the tool (5).

Abstract translation: 一种用于建立载体衬底（3）上通过层压和蚀刻技术施加至少一个与第一电导体的第一接合部件（2）形成，并且一个之间的连接，并与其形成第二关节伙伴第二导体的方法（4）。 该至少两个对接件（2，3和4）首先通过借助于此，以一个工具（5）供给的机械能，然后将载体衬底（3）（5）通过热附加供给在工具的区域中熔化接触 ， 由此，让位于工具（5），使得所述至少两个电导体（2,4）由工具的装置（5）连接在一起。

公开(公告)号：WO1991011025A1

公开(公告)日：1991-07-25

申请号：PCT/NO1991000005

申请日：1991-01-16

Applicant: A.S MICRO ELECTRONICS ,  GRONLI, Hans, Bernhard

Inventor： A.S MICRO ELECTRONICS

IPC: H01L23/52

CPC classification number: H05K1/167 ,  H01L23/49866 ,  H01L23/538 ,  H01L23/5383 ,  H01L2924/0002 ,  H01L2924/3011 ,  H05K1/0306 ,  H05K1/092 ,  H05K3/467 ,  H05K2201/0154 ,  H05K2201/0317 ,  H05K2201/0352 ,  H01L2924/00

Abstract: The Combi-Film-Hybrid (CFH) technology combines multilayer thick-film and thin-film on the same substrate to build high-density interconnections with integrated resistors for multi-chip modules. The technology is based on two or more multi-layer thick-film conductor layers with printable thick-film dielectric layers between the conductors including via-holes and with one or more thin-film signal interconnection layers on top of the thick-film structure using thick-film or glass between the last printed thick-film conductor and the thin-film, and with polyimide dielectric between the thin-film layers. All dielectric layers include via-holes. Each thin-film layer consists of a resistive film, a diffusion barrier film and a conductive film photopatterned to include thin-film resistors. Transmission lines for critical signals are built of thin-film and by using the underlaying thick-film layer as reference plane and hereby making possible design of high-density interconnections with characteristics impedance matched to the integrated circuits being used, to the package itself and outside interconnection.

Abstract translation: Combi-Film-Hybrid（CFH）技术将多层厚膜和薄膜结合在同一个衬底上，以建立与多芯片模块集成电阻器的高密度互连。 该技术基于两个或更多个多层厚膜导体层，其中导体之间具有可印刷的厚膜电介质层，其包括通孔，并且在厚膜结构之上使用一个或多个薄膜信号互连层，其使用 最后印刷的厚膜导体和薄膜之间的厚膜或玻璃，以及薄膜层之间的聚酰亚胺电介质。 所有介电层包括通孔。 每个薄膜层由电阻膜，扩散阻挡膜和光电图案化的导电膜组成，包括薄膜电阻器。 用于关键信号的传输线由薄膜构成，并通过使用底层厚膜层作为参考平面，从而使具有与所使用集成电路阻抗匹配的特性的高密度互连的可能设计，到封装本身和外部 互连。

公开(公告)号：WO1989005984A1

公开(公告)日：1989-06-29

申请号：PCT/CH1988000227

申请日：1988-12-22

Applicant: SCHWEIZERISCHE ALUMINIUM AG ,  OEHLMANN, Klaus ,  KOLB, Franz ,  BUBECK, Dieter ,  WERNER, Martin

Inventor： SCHWEIZERISCHE ALUMINIUM AG

IPC: G01S13/78

CPC classification number: G08B13/242 ,  G06K1/128 ,  G06K19/0672 ,  G07B15/00 ,  G07C9/00111 ,  G08B13/2417 ,  G08B13/2437 ,  G08B13/244 ,  G08B13/2442 ,  G08B13/2471 ,  H05K1/0237 ,  H05K1/036 ,  H05K1/0393 ,  H05K1/09 ,  H05K1/16 ,  H05K1/165 ,  H05K3/06 ,  H05K3/061 ,  H05K2201/0352 ,  H05K2203/1545 ,  H05K2203/1572

Abstract: To adapt the frequency band of oscillating circuits with frequencies greater than the set frequency, made from a metal-plastic-metal sandwich foil useful as an identification label and manufactured from rolls (1) of sandwich foil connected to each other by at least one plastic film, the oscillating cicuits are conveyed almost continuously through two frequency-measuring cells (5, 6) between which is located a reduction unit (7). After comparison of the set value and actual value, the frequency band of an oscillating circuit is adapted by reduction of the capacitor part of the oscillating circuit by means of the reduction unit (7), which is controlled by the correction unit (8). The position of the reduction unit (7) determined by the correction unit is used as a base value by the reduction unit (7) during adjustment of a subsequent oscillating circuit, in such a way that only minor corrections are necessary for the final adjustment of the reduction unit (7) during reduction of the subsequent oscillating circuit. The process can be used if the choice of components and dimensions of the sandwich foil does not entail large differences in frequency between closely-spaced oscillating circuits.

Abstract translation: 为了使振荡电路的频带适应频率大于设定频率，由用作识别标签的金属 - 塑料 - 金属夹心薄膜制成，并由夹层薄膜（1）制成，夹心薄片通过至少一个塑料相互连接 振荡电路几乎连续地传送通过位于还原单元（7）之间的两个频率测量单元（5,6）。 在比较设定值和实际值之后，通过由校正单元（8）控制的还原单元（7）减小振荡电路的电容器部分来适应振荡电路的频带。 由校正单元确定的减速单元（7）的位置在下一个振荡电路的调节期间被减速单元（7）用作基值，使得仅需要较小的校正来最终调整 还原单元（7）在后续振荡电路的还原期间。 如果夹层薄片的组件和尺寸的选择不会在紧密间隔的振荡电路之间产生较大的频率差异，则可以使用该过程。

公开(公告)号：WO2009119680A1

公开(公告)日：2009-10-01

申请号：PCT/JP2009/055985

申请日：2009-03-25

Applicant: イビデン株式会社 ,  竹中 芳紀 ,  中村 武志 ,  服部 貴光

Inventor： 竹中 芳紀 ,  中村 武志 ,  服部 貴光

IPC: H05K3/46

CPC classification number: H05K1/0271 ,  H05K3/0032 ,  H05K3/0035 ,  H05K3/007 ,  H05K3/0097 ,  H05K3/045 ,  H05K3/107 ,  H05K3/205 ,  H05K3/465 ,  H05K3/4682 ,  H05K2201/0352 ,  H05K2201/0373 ,  H05K2201/096 ,  H05K2203/0156 ,  H05K2203/0228 ,  H05K2203/1536 ,  Y10T29/49155

Abstract: 　本発明は、第１面側に設けられた第１導体回路用の第１凹部と、第１ビア導体用の第１開口部とを有する樹脂絶縁層と；前記第１凹部に形成されている第１導体回路と；前記樹脂絶縁層において前記第１面と反対側に位置する第２面上に形成されていて、電子部品を搭載するための部品搭載用パッドと；前記開口部に形成されており、前記部品搭載用パッドと前記第１導体回路とを接続する第１ビア導体と；を備えるプリント配線板であって、前記第１導体回路の側面は、前記部品搭載用パッド側に向かって先細りの形状を有しているプリント配線板及びその製造方法を提供すること目的とする。 　これによって、内層導体層にかかる応力が小さくなり、絶縁層内部へのクラックの発生を好適に抑制することができるとともに、基板の平坦性が確保される。

Abstract translation: 一种印刷电路板包括：树脂绝缘层，具有设置在第一表面侧的第一导体电路的第一凹部和用于第一通孔导体的第一开口，用于安装形成在位于相对侧的第二表面上的部件的焊盘 到树脂绝缘层中的第一表面并安装电子部件，以及形成在开口中的第一通孔导体，并将用于安装部件的焊盘与第一导体电路连接，其中第一导体电路的侧表面朝向 用于安装部件的垫的侧面。 因此，施加到内层导体层的应力减小，能够适当地抑制绝缘层的破裂，确保基板的平坦性。

公开(公告)号：WO2008111408A1

公开(公告)日：2008-09-18

申请号：PCT/JP2008/053609

申请日：2008-02-29

Applicant: 株式会社 村田製作所 ,  及川 善和 ,  森本 秀行

Inventor： 及川 善和 ,  森本 秀行

IPC: H05K3/46 ,  H01L23/12 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H05K3/00

CPC classification number: H05K1/0206 ,  H01L23/3677 ,  H01L2224/16225 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/09701 ,  H05K1/0306 ,  H05K3/107 ,  H05K3/1258 ,  H05K3/4061 ,  H05K3/4611 ,  H05K3/4629 ,  H05K2201/0352 ,  H05K2201/09627 ,  H05K2201/09736 ,  H01L2224/0401

Abstract: 　電子部品の集積度が高くなっても、実装面積を犠牲にすることなく、放熱特性を格段に高めることができ、もって信頼性を向上させることができる多層配線基板及びその製造方法を提供する。 　本発明の多層配線基板１０は、複数のセラミック層１１Ａを積層してなる積層体１１と、この積層体１１の側面に形成された端子電極１３と、を備え、更に、積層体１１に搭載される第１、第２、第３の電子部品５１、５２、５３に接続するために積層体１１の上面からその内部の複数のセラミック層１１Ａを貫通する放熱用ビアホール導体１７と、この放熱用ビアホール導体１７に接続され且つ積層体１１内で放熱用ビアホール導体１７と端子電極１３とを接続するように一つのセラミック層１１Ａ内で面方向にビア導体が連設されてなる連続ビアホール導体１８と、を備えている。

Abstract translation: 提供一种多层布线板，即使在增加电子部件的集成性的同时，也不会牺牲安装面积而显着提高散热特性，提高可靠性。 还提供了一种制造这种多层布线板的方法。 多层布线基板（10）具有层叠有多个陶瓷层（11A）的层叠体（11）和形成在层叠体（11）的侧面的端子电极（13）。 此外，多层布线基板具有从层叠体的上表面贯通层叠体（11）内的陶瓷层（11A）的散热通路导体（17），与第一，第二和第三 安装在层叠体（11）上的电子部件（51,52,53）。 以及与散热通孔导体（17）连接的连续通孔导体（18），通过在一个陶瓷层（11A）内沿平面方向连续配置通孔导体而形成，从而将散热通孔 导体（17）和端子电极（13）。

公开(公告)号：WO2007088748A1

公开(公告)日：2007-08-09

申请号：PCT/JP2007/050940

申请日：2007-01-23

Applicant: 株式会社トクヤマ ,  山本 泰幸 ,  谷田部 修 ,  前田 昌克

Inventor： 山本 泰幸 ,  谷田部 修 ,  前田 昌克

IPC: H05K3/24 ,  H01L23/12 ,  H05K3/12

CPC classification number: H01L23/15 ,  H01L23/10 ,  H01L2924/0002 ,  H01L2924/01079 ,  H05K1/092 ,  H05K3/4667 ,  H05K2201/0266 ,  H05K2201/0352 ,  Y10T428/131 ,  Y10T428/24355 ,  Y10T428/24917 ,  Y10T428/24926 ,  Y10T428/24942 ,  Y10T428/31 ,  H01L2924/00

Abstract: 　セラミックス焼結体基板上に、金属粉末を含有する第１導電ペースト層を形成する工程、第１導電ペースト層を構成する金属粉末とは異なる平均粒径を有する金属粉末を含有する第２導電ペースト層を形成する工程、ならびに、第１導電ペースト層および第２導電ペースト層を焼成して、第１導電層および第２導電層を形成する工程、を有し、第１導電層および第２導電層の表面粗さが異なるメタライズドセラミックス基板の製造方法により、複数のメタライズ層を有する多層基板であっても、気密性を確保することができる、メタライズドセラミックス基板を提供する。

Abstract translation: 一种具有第一导电层和表面粗糙度彼此不同的第二导电层的金属化陶瓷基板的制造方法，该方法包括在烧结陶瓷的基板上形成含有金属粉末的第一导电浆料层的工序; 形成含有金属粉末的平均粒径不同于作为第一导电浆料层的组成的金属粉末的第二导电浆料层; 以及烧制所述第一导电浆料层和所述第二导电浆料层，从而形成所述第一导电层和所述第二导电层。 通过该方法，提供了一种金属化陶瓷基板，即使是具有多个金属化层的多层基板，也能够确保气密性。