公开(公告)号：KR100268177B1

公开(公告)日：2000-11-01

申请号：KR1019980023758

申请日：1998-06-23

Applicant: 한국전자통신연구원

Inventor： 손영준 ,  김도훈 ,  정해빈 ,  박흥옥 ,  김보우

IPC: H01L21/027

Abstract: 본 발명은 반도체 소자용 노광장비에서 레티클 또는 웨이퍼의 정렬마크를 조사하는 정렬광에 대하여 정렬마크를 상대적으로 이동시켜 레티클 또는 웨이퍼를 원하는 위치에 정렬시키는 방법에 있어서, 정렬광이 상대적으로 이동하는 방향의 중심선을 기준으로 위쪽과 아래쪽으로 치우치면서 정렬광 이동 방향으로 일정한 거리를 두고 정렬마크를 배치하여, 정렬마크에 대하여 정렬광이 상대적으로 이동할 때 시간적으로 차이를 갖는 두 개 이상의 정렬신호를 얻고, 정렬신호들의 상대적인 강도와 정렬신호들 사이의 시간 간격을 이용하여 레티클 또는 웨이퍼의 상대적인 위치를 정렬해주는 정렬마크의 형태와 방법을 제안한다. 본 발명의 정렬마크 및 정렬방법을 이용하면 정렬광의 이동 방향의 위치 정렬 뿐만 아니라 정렬광 이동 방향에 수직인 방향의 위치 정렬 및 회전에 대한 위치 정렬도 가능하며 정렬을 위한 방향도 검출할 수 있다.

公开(公告)号：KR1020000025935A

公开(公告)日：2000-05-06

申请号：KR1019980043238

申请日：1998-10-15

Applicant: 한국전자통신연구원

Inventor： 김보우 ,  조채룡 ,  이원재 ,  유병곤

IPC: H01L27/085

Abstract: PURPOSE: A ferroelectric field effect transistor is provided to improve a device characteristic by utilizing as a gate dielectric film a ferroelectric indicating an excellent ferroelectric characteristic of a low perceptivity and a high temperature. CONSTITUTION: A ferroelectric field effect transistor comprises a gate of a metal-ferroelectric-insulator-silicon structure on an active region of a semiconductor substrate(11). The metal-ferroelectric-insulator-silicon structure includes a gate oxidation film(20a), a ferroelectric thin film(20b) of Ba-Ti-Nb-O formed on the gate oxidation film, a metal gate electrode formed on the ferroelectric thin film and a protection film(22) formed on an entire surface of the gate.

Abstract translation: 目的：提供一种铁电场效应晶体管，通过利用铁电体作为栅电介质膜来表现出低感知性和高温度的优异​​的铁电特性来提高器件特性。 构成：铁电场效应晶体管包括在半导体衬底（11）的有源区上的金属 - 铁电 - 绝缘体 - 硅结构的栅极。 金属 - 铁电体 - 绝缘体 - 硅结构包括栅极氧化膜（20a），形成在栅极氧化膜上的Ba-Ti-Nb-O的铁电薄膜（20b），形成在铁电薄膜上的金属栅电极 以及形成在所述栅极的整个表面上的保护膜（22）。

公开(公告)号：KR1020000014361A

公开(公告)日：2000-03-15

申请号：KR1019980033756

申请日：1998-08-20

Applicant: 한국전자통신연구원

Inventor： 이원재 ,  김보우 ,  유병곤

IPC: H01L27/10

Abstract: PURPOSE: A ferroelectric transistor of MFIS(metal ferroelectrics insulator silicon) structure and method thereof are provided which can fabricate at high temperature processing by using Ba-Sr-Nb-O as a gate insulator. CONSTITUTION: The ferroelectric comprises (Bax, Sr1-x)Nb2O5, here x = 0.7 - 0.85. The ferroelectric has a dielectric constant of 60-180 and a residual polarization (Pr) of 20-30 micro C/cm¬2 after high temperature processing of 850°C more than. The method comprises the steps of preparing a starting solution by using Ba(C8H15O2)2, Sr(C8H15O2)2, and Nb(OC2H5)5 as source materials (303); spin-coating the starting solution on a substrate (304); and drying and annealing the coated starting solution (305-307).

Abstract translation: 目的：提供一种可以通过使用Ba-Sr-Nb-O作为栅极绝缘体在高温处理中制造的MFIS（金属铁电绝缘体硅）的铁电晶体管结构及其方法。 构成：铁电体包含（Bax，Sr1-x）Nb2O5，这里x = 0.7-0.85。 在850℃以上的高温处理之后，铁电体的介电常数为60-180，残留极化（Pr）为20-30微克/厘米2。 该方法包括以Ba（C 8 H 15 O 2）2，Sr（C 8 H 15 O 2）2和Nb（OC 2 H 5）5为原料制备起始溶液的步骤。 将起始溶液旋涂在基底（304）上; 并对涂覆的起始溶液进行干燥和退火（305-307）。

公开(公告)号：KR100249813B1

公开(公告)日：2000-03-15

申请号：KR1019970069569

申请日：1997-12-17

Applicant: 한국전자통신연구원

Inventor： 백종태 ,  김윤태 ,  전치훈 ,  김보우

IPC: H01L21/336 ,  B82Y40/00

Abstract: 본 발명은 테라급 이상의 반도체 소자에 적용가능한 실리콘 양자점 형성방법에 관한 것으로, 실리콘 산화막상에 금속-실리콘 합급층을 형성하고, 이를 열처리하여 미세 실리콘 결정립을 형성하고, 금속을 식각하여 실리콘 산화막상에 실리콘 양자점을 형성한다. 본 발명에 의해 형성되는 실리콘 결정립은 단결정급 결정특성을 갖는 양자점으로서 형성되어, 차세대 나노소자 제조를 위해 적용될 수 있다.

公开(公告)号：KR100248394B1

公开(公告)日：2000-03-15

申请号：KR1019970072632

申请日：1997-12-23

Applicant: 한국전자통신연구원

Inventor： 김도훈 ,  손영준 ,  권진혁 ,  정해빈 ,  김보우

IPC: G03H1/22

Abstract: 본 발명은 반도체 소자 제작을 위한 스텝퍼나 스캐너의 TTL 정렬 장치에 있어서 내부 전반사형 홀로그래피(total internal reflection holography) 방식에 의한 위상공액파(phase conjugate wave)를 발생시켜 색수차를 보정하는 TTL 정렬을 수행하는 장치에 관한 것이다. 홀로그래피 방법 가운데 특히 내부 전반사형 홀로그래피는 구조가 간단하여 정렬계 구성에 있어서 유리하며 참조광이 광학계에 미치는 영향이 없으므로 반도체 노광장비의 투영광학계에 대한 영향이 적다는 장점이 있다. 이러한 기술을 근거로 하여 ArF 엑시머 레이저의 광을 노광 광원으로 사용하는 웨이퍼 스텝퍼에서 레티클과 웨이퍼의 위치를 직접 정렬하도록 하는 것으로 노광광원에 의한 마스크의 패턴을 굴절되도록 하는 입사 굴절광학계(102)와 반사경(103) 및 편광 빛 분할기(104)와; 상기 패턴을 웨이퍼로 축소 투영시키는 오목 반사경(105)과 출사 광학계(106)와; 아르곤 레이저(110)의 광원으로 부터 파이버를 통해 입사되는 TTL 정렬수단과; 상기 TTL 정렬수단에 의해 반사-굴절 시스템 내로 투영되는 정렬광(111)은 웨이퍼 정렬광(112)과 레티클 정렬광(114)으로 나뉘어져서 각각 레티클(108)과 웨이퍼(107)로 투영되도록 하는 편광 빛 분할기(104)와; 상기 아르곤 레이저(110)로 부터 내부 전반사형 홀로그래픽 TTL 정렬수단까지 정렬광을 전달하도록 하는 단일모드 파이버(202)로 구성되며, 상기 TTL 정렬수단은 내부 전반사형 홀로그램 정렬계(200)를 이용하는 것을 특징으로 한다.

公开(公告)号：KR100218691B1

公开(公告)日：1999-09-01

申请号：KR1019960052619

申请日：1996-11-07

Applicant: 한국전자통신연구원

Inventor： 유종선 ,  김보우

IPC: H01L29/78

Abstract: 다결정 규소 소오스/드레인 전극을 가지는 모스 트랜지스터를 제조하기 위해 CMP공정을 수행할 경우 넓은 소오스/드레인 영역에 dishing현상이 발생되어 소오스/드레인 영역이 외부 전극과 단절되는 문제점을 해결하기 위해 여러개의 소오스/드레인 전극을 분할하고 그 전극 사이에 산화막 기둥을 형성함으로서 CMP 공정시 균일한 두게의 다결정규소를 얻을 수 있으며, dishing 현상의 발생을 억제할 수 있는 다중 소오스/드레인 전극을 갖는 모스 트랜지스터 제조 방법이 개시된다.

公开(公告)号：KR1019990053227A

公开(公告)日：1999-07-15

申请号：KR1019970072828

申请日：1997-12-23

Applicant: 한국전자통신연구원

Inventor： 박흥옥 ,  주철원 ,  이상복 ,  백종태 ,  김보우

IPC: H03K5/00

Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 위상 동기 루프의 기능을 수행하는 디지털 방식의 주파수 체배 장치에 관한 것임.
2. 발명이 해결하고자하는 기술적 요지
본 발명은 입력신호에 동기되고 다수 배의 주파수를 가지는 체배 신호를 순수 디지털 회로로 구성하여 얻을 수 있도록하여 디지털 집적회로 소자에 내장 시킬 수 있는 주파수 체배 장치를 제공하는데 그 목적이 있다.
3. 발명의 해결 방법의 요지
본 발명은 주파수를 발진하는 주파수 발진수단; 상기 주파수를 분주시켜 출력하는 제 1 및 제 2 주파수 분주수단; 상기 제 1 및 제 2 주파수 분주수단에 의해 분주된 주파수를 카운트하는 제 1 및 제 2 카운팅수단; 및 상기 제 1 및 제 2 카운팅수단의 출력신호 합하여 한주기 주파수를 출력하는 제어수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 외부로부터 입력되는 클럭신호를 다수 배의 주파수로 체배시키는데 이용됨.

公开(公告)号：KR1019990052160A

公开(公告)日：1999-07-05

申请号：KR1019970071609

申请日：1997-12-22

Applicant: 한국전자통신연구원

Inventor： 최상수 ,  차한선 ,  김종수 ,  정해빈 ,  김보우

IPC: H01L21/027

Abstract: 본 발명은 균일한 폭을 가지는 금속막의 패터닝 방법을 제공한다.
본 발명은 단차를 가지는 금속배선 형성용 금속막상에 반사방지막으로서 산화막과 금속막을 적층하고, 금속막상에 포토레지스트를 도포한 상태에서 노광공정을 수행하여, 포토 레지스트 패턴을 형성한 후, 포토레지스트 패턴을 식각 마스크로 이용하여 금속막을 패터닝한다.
본 발명은 금속막상에 반사 방지막을 형성하고 포토리소그래피 공정을 수행하는 것에 의해 균일한 폭을 가지는 금속배선을 형성할 수 있다.

公开(公告)号：KR1019990051290A

公开(公告)日：1999-07-05

申请号：KR1019970070578

申请日：1997-12-19

Applicant: 한국전자통신연구원

Inventor： 이각현 ,  김종수 ,  김도훈 ,  최상수 ,  정해빈 ,  김보우

IPC: G02B1/00

Abstract: 본 발명은 광 투과율이 적고 광 반사율이 커서, 193nm 파장의 ArF 엑시머 레이저를 조명 광원으로 사용한 광학계에 적용 가능한 만진 미러를 제공하고자 하는 것으로, 이를 위한 본 발명의 만진 미러는 투명기판; 상기 투명기판 상에 형성되고, 고굴절률 박막 및 저굴절율 박막이 교대로 반복 적층되며 최하부 및 최상부 층에 고굴절률 박막을 갖는 적층 박막; 및 상기 적층 박막상에 형성되어, 상기 적층 박막을 통과한 광을 흡수하는 박막을 포함하여 이루어진다.

公开(公告)号：KR1019990015537A

公开(公告)日：1999-03-05

申请号：KR1019970037682

申请日：1997-08-07

Applicant: 한국전자통신연구원

Inventor： 유종선 ,  김보우

IPC: H01L29/78 ,  H01L21/336

Abstract: 1. 청구 범위에 기재된 발명이 속한 기술 분야
반도체 제조 분야에 관한 것임.
2. 발명이 해결하고자 하는 기술적 과제
소오스 및 드레인 영역을 형성하기 위한 고온 열처리 과정에서 강유전막으로 형성된 게이트 절연막의 강유전 특성을 손상하지 않는 트랜지스터 및 그 제조 방법을 제공하고자 한다.
3. 발명의 해결 방법의 요지
반도체 기판의 소오스 및 드레인 영역이 형성될 영역 상부에 불순물이 주입된 전도막을 형성하고 열처리하여 소오스 및 드레인 확산층을 형성한 후 게이트 절연막 및 게이트 전극을 형성한다.
4. 발명의 중요한 용도
반도체 장치 제조 방법에 이용됨