公开(公告)号：KR101631165B1

公开(公告)日：2016-06-17

申请号：KR1020090124211

申请日：2009-12-14

Applicant: 삼성전자주식회사

Inventor： 배근희 ,  신철호 ,  김신혜 ,  김상국

IPC: H01L21/3205 ,  H01L21/768

CPC classification number: H01L21/76802 ,  H01L21/31111 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/10855 ,  H01L27/10888

Abstract: 반도체셀 구조체의형성방법이제공된다. 이를위해서, 반도체기판상에제 1 절연막을형성할수 있다. 상기제 1 절연막에접속패턴을형성할수 있다. 상기접속패턴상에제 2 및 3 절연막들을차례로형성할수 있다. 상기제 2 및/ 또는 3 절연막들에관통홀을형성할수 있다. 상기관통홀은접속패턴을노출시킬수 있다. 상기반도체셀 구조체를포함하는반도체장치의형성방법이제공될수 있다. 더불어서, 상기반도체장치를포함하는반도체모듈의형성방법이제공될수 있다.

公开(公告)号：KR1020140037983A

公开(公告)日：2014-03-28

申请号：KR1020120099927

申请日：2012-09-10

Applicant: 삼성전자주식회사

Inventor： 김신혜 ,  라상호 ,  이정규 ,  줄카나인 ,  오경석 ,  강상범 ,  이승재 ,  이정찬

IPC: H01L21/31 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/66666 ,  H01L21/76826 ,  H01L21/76828 ,  H01L21/76829 ,  H01L21/76837 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/4975 ,  H01L29/517 ,  H01L29/66545 ,  H01L21/76832

Abstract: Provided is a method of manufacturing a semiconductor device which improves the density of a gap-fill insulating layer by using an expandable material. The method of manufacturing the semiconductor device includes forming a gate insulating layer on a substrate, forming a first and a second gate structure on the gate insulating layer, forming an expandable material on the first and the second gate structures, forming a gap-fill insulating layer between the expandable material and the first and the second gate structures, and performing a thermal process by increasing the volume of the expandable material.

Abstract translation: 提供一种通过使用可膨胀材料来提高间隙填充绝缘层的密度的半导体器件的制造方法。 制造半导体器件的方法包括在衬底上形成栅极绝缘层，在栅极绝缘层上形成第一和第二栅极结构，在第一和第二栅极结构上形成可膨胀材料，形成间隙填充绝缘 可膨胀材料与第一和第二栅极结构之间的层，并且通过增加可膨胀材料的体积来进行热处理。

公开(公告)号：KR1020120023326A

公开(公告)日：2012-03-13

申请号：KR1020100086174

申请日：2010-09-02

Applicant: 삼성전자주식회사

Inventor： 오경석 ,  변경문 ,  김신혜 ,  정덕영 ,  최길현 ,  홍은기

IPC: C09K3/00 ,  H01L21/027

CPC classification number: H01L21/02164 ,  H01L21/02222 ,  H01L21/02282 ,  H01L21/02326 ,  H01L21/76224 ,  C09K3/00 ,  H01L21/0274

Abstract: PURPOSE: An oxidation accelerator composition is provided to obtain denser oxide membrane with high yield even at low temperature. CONSTITUTION: An oxidation accelerator composition comprises an oxidation promoter having the structure of chemical formula 1: A-M-L, and solvent capable of dissolving the oxidation promoter. The concentration of the oxidation promoter is 1×10^(-6) - 1×10^(-2) M. In chemical formula 1, L is a silicon, silicon oxide, silicon nitride, or a functional group capable of chemically absorbing to metal surface, A is a functional group having oxidation ability, and M is a moiety which connects the A and the L by covalent bonding, and capable of being heat-decomposed.

Abstract translation: 目的：提供氧化促进剂组合物，即使在低温下也能以高产率获得更密集的氧化膜。 构成：氧化促进剂组合物包含具有化学式1：A-M-L结构的氧化促进剂和能够溶解氧化促进剂的溶剂。 氧化促进剂的浓度为1×10 ^（ - 6） - 1×10 ^（ - 2）M。在化学式1中，L为硅，氧化硅，氮化硅或能够化学吸收的官能团 金属表面，A是具有氧化能力的官能团，M是通过共价键连接A和L并能够被热分解的部分。

公开(公告)号：KR100851548B1

公开(公告)日：2008-08-11

申请号：KR1020070007133

申请日：2007-01-23

Applicant: 삼성전자주식회사

Inventor： 안형근 ,  호리이히데키 ,  박민영 ,  김신혜

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/1658 ,  G11C13/0004 ,  G11C13/0069 ,  G11C2013/008 ,  G11C2213/35 ,  H01L45/06 ,  H01L45/12 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/143 ,  H01L45/144 ,  H01L45/1675 ,  H01L45/1683

Abstract: 상변화 기억 소자 및 그 형성 방법을 제공한다. 이 소자는 히터 전극과 상변화 패턴 사이에 개재되고 탄소함유물질로 형성된 점착 패턴을 포함한다. 탄소함유물질로 형성된 점착 패턴에 의하여 히터 전극, 점착 패턴 및 상변화 패턴은 매우 우수한 접착력으로 결합된다. 그 결과, 상변화 기억 소자의 내구성이 향상된다.

公开(公告)号：KR1020070037784A

公开(公告)日：2007-04-09

申请号：KR1020050092790

申请日：2005-10-04

Applicant: 삼성전자주식회사

Inventor： 김신혜 ,  김민 ,  이주범

IPC: H01L27/115

CPC classification number: H01L27/11521 ,  H01L21/31051 ,  H01L21/76838

Abstract: 리세스를 갖는 필드 절연막 패턴을 갖는 불 휘발성 메모리 장치의 플로팅 게이트 형성 방법에 있어서, 기판을 부분적으로 노출시키는 하드 마스크 패턴을 이용하여 기판을 식각함으로써 트렌치를 형성하고, 트렌치와 하드 마스크 패턴 측벽 및 상부면에 제1 식각율을 갖는 제1 산화막을 연속적으로 형성하여, 트렌치 폭보다 좁은 제1 개구부를 생성한다. 상기 제1 개구부 저면에 제1 식각율보다 높은 제2 식각율을 갖는 제2 산화막 패턴을 형성하고, 제1 개구부를 메우도록 제2 산화막 패턴 상에 제2 식각율보다 낮은 제3 식각율을 갖는 제3 산화막 패턴을 형성하여 제1 산화막 내지 제3 산화막으로 이루어진 예비 필드 절연막 패턴을 형성한다. 하드 마스크 패턴을 제거하여 제4 개구부를 형성하고, 제4 개구부을 메우도록 플로팅 게이트용 도전막 패턴을 형성하며, 도전막 패턴의 측벽이 완전하게 노출되도록 예비 필드 절연막 패턴을 식각하여 리세스(recess)를 갖는 필드 절연막 패턴을 형성한다.

公开(公告)号：KR100599091B1

公开(公告)日：2006-07-12

申请号：KR1020040079614

申请日：2004-10-06

Applicant: 삼성전자주식회사

Inventor： 김신혜 ,  이주범 ,  김민

IPC: H01L21/8242 ,  H01L27/108

CPC classification number: H01L27/10852 ,  H01L27/10817 ,  H01L28/91

Abstract: 디램 셀 캐패시터 제조방법에 있어서, 하부전극을 두껍게 형성하여 캐패시터의 하부의 좁은 부위를 채워 하부를 두껍게 형성한 후 습식식각을 통하여 에치백(etch-back)하여 하부전극 밑부분을 리키지(leakage)가 없는 구조를 형성한다. 특히, 제1 층간 절연막과 식각 방지막 등의 식각율 차이로 인한 하부전극과 콘택패드 연결 개구부가 좁게 형성되어 하부전극 형성 후 캐패시터 유전막과 상부전극 형성이 어렵게 되어 발생되는 리키지(leakage)를 하부전극을 두껍게 형성함으로서 개선할 수 있다.

Abstract translation: 根据该制造方法的DRAM单元电容器，成形后的下部电极增稠以形成填充在电容器下增稠下支撑瑞奇通过回蚀（回蚀）在通过所述湿蚀刻工艺（泄漏）下部电极下部的窄区域 自由结构。 具体地，层间绝缘膜的由于在所述下电极上的电容器电介质膜和上电极形成发生的形成之后形成了开口的差，第一下部和泄漏（泄漏），所述蚀刻阻挡膜，例如下电极和接触垫连接的蚀刻速率，因此很难窄电极 可以改进。

公开(公告)号：KR100560633B1

公开(公告)日：2006-03-17

申请号：KR1020040064250

申请日：2004-08-16

Applicant: 삼성전자주식회사

Inventor： 이주범 ,  김신혜

IPC: H01L27/108

CPC classification number: H01L28/91 ,  H01L27/0207 ,  H01L27/10817 ,  H01L27/10852

Abstract: 개선된 구조적 안정성을 갖는 커패시터들을 형성하는 방법에 있어서, 매트릭스 형태로 배열된 스토리지 전극들과, 상기 스토리지 전극들의 상부들(upper portions)이 노출되도록 상기 스토리지 전극들을 감싸는 제1 몰드막과 제2 몰드막을 형성한다. 상기 제2 몰드막 및 상기 스토리지 전극들의 상부들 상에 제1 희생층 및 제2 희생층을 형성하여, 상기 스토리지 전극들의 행 방향 및 열 방향으로 상기 스토리지 전극들 사이의 공간들을 매립하고, 상기 스토리지 전극들의 대각선 방향으로 상기 스토리지 전극들 사이에서 리세스들을 형성한다. 상기 제1 희생층 및 제2 희생층으로부터 희생 스페이서들을 상기 스토리지 전극들의 상부들의 측면들 상에 형성하고, 상기 희생 스페이서들을 이용하여 제2 몰드막을 식각하여 스토리지 전극들을 상호 지지하는 안정화 부재를 형성한다. 이어서, 상기 스토리지 전극들 상에 유전막과 플레이트 전극을 형성하여 커패시터들을 완성한다.

Abstract translation: 一种用于形成电容器的方法，具有改善的结构稳定性，具有配置成矩阵形式的存储电极，包括存储电极的存储电极的周围的顶部（上部），以暴露所述第一模具膜和所述第二模具 从而形成电影。 第二模制层和通过形成第一牺牲层和在存储电极的顶部的第二牺牲层，以及嵌入在所述行方向上存储电极和在列方向之间的空间，所述存储电极，所述存储 由此在电极的对角线方向上在存储电极之间形成凹部。 形成稳定构件，以在第一牺牲层和第一和形成在的从所述第二牺牲层的牺牲间隔物的存储电极的侧表面上方，使用牺牲间隔物的第二模具蚀刻膜不能穿过存储电极 。 然后，在存储电极上形成电介质层和平板电极以完成电容器。

公开(公告)号：KR1020050015815A

公开(公告)日：2005-02-21

申请号：KR1020030054783

申请日：2003-08-07

Applicant: 삼성전자주식회사

Inventor： 김신혜 ,  이주범 ,  김형수

IPC: H01L21/28

Abstract: PURPOSE: A method for forming a contact hole in a semiconductor device for improving a profile of the contact hole using double-layered interlayer dielectric is provided to obtain a vertical profile of the contact hole by forming an interlayer dielectric with a lower-doped insulating layer and an upper-undoped insulating layer. CONSTITUTION: An interlayer dielectric is formed by forming an impurity-doped type first insulating layer(204a) and an impurity-undoped type second insulating layer(204b) on an underlayer. A mask layer pattern having an opening is formed on the interlayer dielectric. A contact hole(210) is formed by an etching process using the mask layer pattern as an etching mask. Impurity ions are implanted into an exposed side of the underlayer. The mask layer pattern is removed therefrom and a cleaning process is performed.

Abstract translation: 目的：提供一种用于在半导体器件中形成接触孔的方法，用于改善使用双层层间电介质的接触孔的轮廓，以通过形成具有下掺杂绝缘层的层间电介质来获得接触孔的垂直轮廓 和上未掺杂的绝缘层。 构成：通过在底层上形成杂质掺杂型第一绝缘层（204a）和杂质未掺杂型第二绝缘层（204b）来形成层间电介质。 在层间电介质上形成具有开口的掩模层图案。 通过使用掩模层图案作为蚀刻掩模的蚀刻工艺形成接触孔（210）。 将杂质离子植入底层的暴露侧。 从中去除掩模层图案并执行清洁处理。

公开(公告)号：KR1020030089333A

公开(公告)日：2003-11-21

申请号：KR1020020027499

申请日：2002-05-17

Applicant: 삼성전자주식회사

Inventor： 김형수 ,  이주범 ,  김신혜 ,  김주완

IPC: H01L21/31

Abstract: PURPOSE: A method for fabricating a layer of a semiconductor device is provided to form a vertically uniform profile inside the layer in etching a predetermined region of the layer or forming a contact hole by forming the first, second and third layers wherein the second layer has an impurity density relatively higher than that of the first layer and the third layer contains the same impurity density as the first layer. CONSTITUTION: The first layer(205a) containing impurities of a predetermined density is deposited on a substrate(200). The surface of the first layer is evenly processed. The second layer(220a) containing an impurity density relatively higher than that of the first layer to compensate for the varied impurity density of the surface of the first layer. The third layer(230a) containing the same impurity density as the first layer is deposited on the second layer.

Abstract translation: 目的：提供一种用于制造半导体器件层的方法，以在蚀刻该层的预定区域或通过形成第一层，第二层和第三层形成接触孔来在层内形成垂直均匀的轮廓，其中第二层具有 相对于第一层和第三层的杂质浓度相对高于第一层的杂质浓度。 构成：含有预定浓度的杂质的第一层（205a）沉积在衬底（200）上。 第一层的表面被均匀地加工。 所述第二层（220a）包含相对高于所述第一层的杂质密度，以补偿所述第一层的表面的不同杂质浓度。 含有与第一层相同的杂质密度的第三层（230a）沉积在第二层上。

公开(公告)号：KR1020110067568A

公开(公告)日：2011-06-22

申请号：KR1020090124211

申请日：2009-12-14

Applicant: 삼성전자주식회사

Inventor： 배근희 ,  신철호 ,  김신혜 ,  김상국

IPC: H01L21/3205 ,  H01L21/768

CPC classification number: H01L21/76802 ,  H01L21/31111 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/10855 ,  H01L27/10888

Abstract: PURPOSE: A method of forming a semiconductor cell structure, a method of forming a semiconductor device comprising the semiconductor cell structure, and method of forming a semiconductor module comprising the semiconductor device are provided to improve electrical characteristics by minimizing the size of a leakage current flowing through a penetration hole. CONSTITUTION: In a method of forming a semiconductor cell structure, a method of forming a semiconductor device comprising the semiconductor cell structure, and method of forming a semiconductor module comprising the semiconductor device, a first insulating layer(20) is formed on a semiconductor substrate. A connection pattern(85) is formed in the first insulating layer. Second and third insulating layers are successively activated on the connection pattern. A penetration hole(129) is formed on the second/ third insulating layers. The penetration hole exposes connection pattern to outside. The first to third insulating layers have different etch rates. The second insulating layer has a material different from the mask pattern.

Abstract translation: 目的：提供形成半导体单元结构的方法，形成包括半导体单元结构的半导体器件的方法以及形成包括该半导体器件的半导体模块的方法，以通过使流过的漏电流的尺寸最小化来改善电特性 通过穿孔。 构成：在形成半导体单元结构的方法中，形成包括半导体单元结构的半导体器件的方法以及形成包括半导体器件的半导体模块的方法，在半导体衬底上形成第一绝缘层（20） 。 连接图案（85）形成在第一绝缘层中。 第二绝缘层和第三绝缘层在连接图案上相继启动。 在第二/第三绝缘层上形成贯通孔（129）。 穿透孔将连接图案暴露给外部。 第一至第三绝缘层具有不同的蚀刻速率。 第二绝缘层具有与掩模图案不同的材料。