公开(公告)号：KR1020060037145A

公开(公告)日：2006-05-03

申请号：KR1020040086313

申请日：2004-10-27

Applicant: 삼성전자주식회사

Inventor： 김영준 ,  김진홍 ,  방석철 ,  정은국 ,  안종선 ,  김효정 ,  강윤승

IPC: H01L27/148 ,  H01L31/10

CPC classification number: H01L27/14609 ,  H01L28/40

Abstract: 캐패시터를 구비하는 씨모스 이미지 센서의 형성 방법을 개시한다. 상기 방법에 따르면, 먼저, 층간절연막을 관통하여 하부전극을 노출시키는 비아홀을 형성한다. 유전막을 콘포말하게 적층한다. 상부전극막을 콘포말하게 적층한다. 캐핑막을 적층하여 상기 비아홀을 채운다. 화학기계적연마 공정으로 상기 층간절연막 상의 상기 캐핑막 및 상부전극막을 제거하여 상기 유전막을 노출시킨다. 그리고, 에치백 공정으로 상기 층간절연막 상의 유전막을 제거하여 상기 층간절연막을 노출시킨다.
씨모스 이미지 센서

公开(公告)号：KR100532428B1

公开(公告)日：2005-11-30

申请号：KR1020030023351

申请日：2003-04-14

Applicant: 삼성전자주식회사

Inventor： 황기현 ,  오정환 ,  김효정 ,  남석우 ,  신원식

IPC: H01L27/108

Abstract: 본 발명에 따른 반도체 소자의 커패시터는, 실린더형 커패시터 하부전극, 유전막, 및 상부전극으로 구성된 것으로서, 상부전극이 금속막과 그 위에 적층된 p-형 도프트 폴리 Si
1-x Ge
x 막으로 이루어진 것이 특징이다. p-형 도프트 폴리 Si
1-x Ge
x 막은 450℃ 이하의 저온에서 활성화된 상태로 증착되거나, 또는 500℃ 이하에서 활성화가 가능하기 때문에 현재 600℃ 이상의 고온에서 진행되어야 하는 커패시터 공정과 비교하여 커패시터의 누설전류 특성 열화를 현저하게 개선할 수 있다.

公开(公告)号：KR100520821B1

公开(公告)日：2005-10-13

申请号：KR1020030020786

申请日：2003-04-02

Applicant: 삼성전자주식회사

Inventor： 고창현 ,  황기현 ,  김효정

IPC: H01L21/20

CPC classification number: H01L21/02299 ,  C23C16/403 ,  C23C16/405 ,  C23C16/45525 ,  C23C16/45536 ,  H01L21/022 ,  H01L21/0228 ,  H01L21/3141 ,  H01L21/3142

Abstract: 반응 조건을 자유롭게 변화시켜 효과적으로 다층막을 형성할 수 있는 반도체 소자의 박막 형성방법이 개시되어 있다. 챔버 내에 장착된 반도체 기판 상으로 복수개의 반응물질을 동시에 도입하거나, 순차적으로 도입한다. 상기 반응물질 각각의 분자들을 순차적으로 운동시킬 수 있는 에너지를 제공하여 상기 분자들을 개별적으로 활성화시킴으로서 반도체 기판에 박막을 형성한다. 이와 같이, 물질을 선택적으로 활성화시킬 수 있는 분위기를 조성함으로서 동일 챔버 내에서 서로 다른 종류의 박막을 형성할 수 있으므로, 공정 시간을 단축할 수 있다.

公开(公告)号：KR101964263B1

公开(公告)日：2019-04-01

申请号：KR1020120018055

申请日：2012-02-22

Applicant: 삼성전자주식회사

Inventor： 임종흔 ,  배기호 ,  김효정 ,  김경현 ,  서찬욱 ,  편영범

IPC: H01L27/115 ,  H01L21/8247

公开(公告)号：KR101865566B1

公开(公告)日：2018-06-11

申请号：KR1020110091289

申请日：2011-09-08

Applicant: 삼성전자주식회사

Inventor： 김효정 ,  엄대홍 ,  임종흔 ,  표명중 ,  윤병문 ,  김경현

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L27/11582 ,  H01L27/11573 ,  H01L29/7926

Abstract: 제1 및제2 영역들로구분되는기판상에, 제1 영역에서적어도부분적으로제2 영역보다높은높이를갖는제1 층간절연막을형성한다. 제1 층간절연막상에제1 연마저지막및 제2 층간절연막을순차적으로형성한다. 제1 연마저지막일부가노출될때까지제2 층간절연막상부를평탄화한다. 제2 영역에형성된제1 연마저지막부분및 제1 및제2 층간절연막들부분을제거하여기판상면을노출시킨다. 노출된기판상면에교대로반복적으로적층된제1 절연막패턴및 제1 희생막패턴과, 최상층의상기제1 절연막패턴상에형성된제2 연마저지막패턴을포함하는하부몰드구조물을형성한다. 하부몰드구조물과상기제1 층간절연막사이의공간을매립하는제3 층간절연막패턴을형성한다. 하부몰드구조물상에상부몰드구조물을형성한다.

公开(公告)号：KR101793160B1

公开(公告)日：2017-11-03

申请号：KR1020100126029

申请日：2010-12-10

Applicant: 삼성전자주식회사

Inventor： 김효정 ,  임종흔 ,  표명중 ,  김경현 ,  윤병문 ,  문창섭

IPC: H01L21/8247 ,  H01L27/115

Abstract: 제1 및제2 영역이구분된기판에서, 제1 영역의기판상에적층구조물및 제1 저지막패턴을형성한다. 상기제1 및제2 영역의기판에, 상기제1 저지막패턴을덮고상기제2 영역에서의막의상부면이적어도상기제1 저지막패턴의저면과동일하거나높게되도록제1 층간절연막을형성한다. 상기제1 층간절연막상에제2 저지막을형성한다. 상기제1 영역에형성된제2 저지막및 제1 층간절연막의일부를식각하여제2 예비층간절연막을형성한다. 상기제2 예비층간절연막에서상기제1 및제2 영역경계의돌출된부위가제거되도록상기제2 예비층간절연막및 제2 저지막의일부를 1차연마한다. 또한, 상기제1 저지막패턴및 제2 저지막이노출되도록상기제2 예비절연막을 2차연마하여상기제2 영역의기판에제2 저지막패턴및 제2 층간절연막을형성한다.

Abstract translation: 在其中分离第一和第二区域的基板中的第一区域的基板上形成层压结构和第一阻挡膜图案。 第一层间绝缘膜形成在第一区域和第二区域的基板上，使得第二区域中的膜的上表面至少等于或高于第一层间膜图案的底部。 在第一层间绝缘膜上形成第二阻挡膜。 通过蚀刻形成在第一区域中的第二层间绝缘膜和第二层间绝缘膜的一部分来形成第二层间绝缘膜。 一次抛光第二初级层间绝缘膜和第二阻挡膜的一部分，使得第一和第二区域的边界的突出部分从第二初级层间绝缘膜上除去。 此外，第二初步绝缘膜被二次抛光，使得第一和第二阻挡膜图案被暴露以在第二区域的衬底上形成第二阻挡膜图案和第二层间绝缘膜。

公开(公告)号：KR1020150085735A

公开(公告)日：2015-07-24

申请号：KR1020140005725

申请日：2014-01-16

Applicant: 삼성전자주식회사

Inventor： 임종흔 ,  표명중 ,  김경현 ,  김동식 ,  김효정

IPC: H01L27/115

CPC classification number: H01L29/36 ,  H01L21/2253 ,  H01L21/26513 ,  H01L27/11578 ,  H01L27/11582 ,  H01L29/66666 ,  H01L29/66833 ,  H01L29/7827 ,  H01L29/7926 ,  H01L27/11529

Abstract: 수직셀 형반도체소자및 제조방법에대한것이다. 기판상의절연막, 상기절연막을관통하는채널홀및 상기채널홀내에채널막을형성한다. 상기채널막내에 p형불순물이온을주입하여채널불순물영역을형성한다. 상기채널불순물영역을형성한후에상기채널불순물영역상에컨택패드를형성한다. 상기절연막내에스트링선택게이트전극및 셀게이트전극들을형성한다. 상기채널불순물영역내의 p형불순물의농도가상기채널막의농도보다높다. 상기채널불순물영역은상기스트링선택게이트전극에인접한다. 상기스트링선택게이트전극이상기셀 게이트전극들상에형성된다.

Abstract translation: 本发明涉及一种垂直单元型半导体器件及其制造方法。 形成基板上的绝缘膜，穿过绝缘膜的通道孔和通道孔中的通道膜。 通过在沟道膜中注入p型杂质离子形成沟道杂质区域。 在形成沟道杂质区之后，在沟道杂质区上形成接触焊盘。 在绝缘膜中形成串选择栅电极和单元栅电极。 通道杂质区中p型杂质的浓度高于沟道膜的浓度。 沟道杂质区域与串选择栅电极相邻。 串选择栅电极形成在单元栅电极上。

公开(公告)号：KR101460697B1

公开(公告)日：2014-11-13

申请号：KR1020080119907

申请日：2008-11-28

Applicant: 삼성전자주식회사

Inventor： 장종광 ,  신홍재 ,  이내인 ,  백광현 ,  복승일 ,  김효정

IPC: H01L21/308 ,  H01L21/027

CPC classification number: H01L21/0337

Abstract: 반도체 집적 회로 장치의 제조 방법이 제공된다. 반도체 집적 회로 장치의 제조 방법은 반도체 기판을 제공하고, 반도체 기판 상에 피식각층 및 하드마스크층을 순차적으로 형성하고, 하드마스크층 상에, 제1 피치(pitch)로 이격되고 제1 방향으로 연장된 다수의 제1 라인 패턴을 포함하는 제1 식각 마스크를 형성하고, 제1 식각 마스크를 이용하여 하드마스크층을 식각하여, 제1 하드마스크 패턴을 형성하고, 제1 하드마스크 패턴 상에, 제2 피치로 이격되고 제1 방향과 다른 제2 방향으로 연장된 다수의 제2 라인 패턴을 포함하는 제2 식각 마스크를 형성하고, 제2 식각 마스크를 이용하여 제1 하드마스크 패턴을 식각하여, 제2 하드마스크 패턴을 형성하고, 제2 하드마스크 패턴의 측벽에 스페이서를 형성하고, 스페이서가 형성된 제2 하드마스크 패턴을 이용하여 피식각층을 패터닝하는 것을 포함한다.
반도체 집적 회로 장치, 라인 패턴, T2T, LER

公开(公告)号：KR1020120030193A

公开(公告)日：2012-03-28

申请号：KR1020100091999

申请日：2010-09-17

Applicant: 삼성전자주식회사

Inventor： 김효정 ,  박상용 ,  임종흔 ,  김경현 ,  문창섭

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L21/822 ,  H01L27/0688 ,  H01L27/1052 ,  H01L27/11578 ,  H01L27/11582 ,  H01L21/31051 ,  H01L29/7926

Abstract: PURPOSE: A method for manufacturing a 3D semiconductor device is provided to prevent a dishing phenomenon in a contact area and a peripheral circuit area by forming a polishing stop layer before an interlayer dielectric layer is planarized. CONSTITUTION: A thin film structure is removed from a peripheral structure. A cell structure is formed on a substrate of a cell array area. An interlayer dielectric layer(130) covers the peripheral structure and the cell structure. A polishing stop layer(140) is formed on the interlayer dielectric layer. The interlayer dielectric layer is smoothed by using the polishing stop layer as a planarization finish point.

Abstract translation: 目的：提供一种用于制造3D半导体器件的方法，用于通过在层间电介质层平坦化之前形成抛光停止层来防止接触区域和外围电路区域中的凹陷现象。 构成：从外围结构中去除薄膜结构。 在单元阵列区域的基板上形成单元结构。 层间绝缘层（130）覆盖外围结构和电池结构。 在层间电介质层上形成抛光停止层（140）。 通过使用抛光停止层作为平坦化终点，使层间介电层平滑化。

公开(公告)号：KR1020070090293A

公开(公告)日：2007-09-06

申请号：KR1020060019808

申请日：2006-03-02

Applicant: 삼성전자주식회사

Inventor： 유영섭 ,  지정근 ,  형용우 ,  유대한 ,  김효정

IPC: H01L21/316

CPC classification number: H01L21/02554 ,  H01L21/02323 ,  H01L21/3003

Abstract: A method for forming an oxide layer is provided to form an oxide layer having an excellent characteristic at a relatively low temperature by supplying oxygen gas and heavy hydrogen gas of a radical state to the surface of a silicon substrate. Oxygen gas and heavy hydrogen gas are formed as an oxygen radical and a heavy hydrogen radical(S110). The oxygen radical and the heavy hydrogen radical are supplied to the surface of a silicon substrate in a manner that the heavy hydrogen radical has a ratio of 1~55 percent in the oxygen radical and the heavy hydrogen radical(S120). The oxygen radical reacts with the heavy hydrogen radial to deposit an oxide layer on the silicon substrate(S130). The oxygen radical and the heavy hydrogen radical can be formed by applying RF to the oxygen gas and heavy hydrogen gas.

Abstract translation: 提供形成氧化物层的方法，通过向硅衬底的表面供给氧气和自由基状态的重氢气，形成在相对低的温度下具有优异特性的氧化物层。 氧气和重氢气形成为氧自由基和重氢基（S110）。 将氧自由基和重氢自由基以重氢相对于氧自由基和重氢自由基的比例为1〜55％的方式供给到硅基材的表面（S120）。 氧自由基与重氢放射反应以在硅衬底上沉积氧化物层（S130）。 可以通过向氧气和重氢气施加RF来形成氧自由基和重氢基团。