-
公开(公告)号：KR1020080029211A
公开(公告)日：2008-04-03
申请号：KR1020060094993
申请日：2006-09-28
Applicant: 삼성전자주식회사
Inventor： 변경래
IPC: H01L27/115 , H01L21/8247
Abstract: A method for fabricating a magnetic random access memory device having a magnetic cladding layer is provided to enhance efficiency in a manufacturing process by increasing an etch rate. An interlayer dielectric is formed on a semiconductor substrate(FC1). A lower magnetic layer pattern and a metal pattern are sequentially formed on the interlayer dielectric(FC2-FC4). A magnetic spacer layer is formed on the substrate having the metal pattern(FC6). An etch back process is performed to etch back the magnetic spacer layer by using the etch gas including HBr gas. A plurality of magnetic spacers are formed to cover sidewalls of the lower magnetic layer pattern and the metal pattern(FC7) by etching back the magnetic spacer layer.
Abstract translation: 提供一种制造具有磁性覆层的磁性随机存取存储器件的方法，以通过提高蚀刻速率来提高制造工艺中的效率。 在半导体衬底（FC1）上形成层间电介质。 在层间电介质（FC2-FC4）上依次形成较低的磁性层图案和金属图案。 在具有金属图案（FC6）的基板上形成磁性间隔层。 通过使用包括HBr气体的蚀刻气体来执行回蚀刻工艺来回蚀刻间隔层。 形成多个磁性间隔物，以通过蚀刻回磁性间隔层来覆盖下部磁性层图案和金属图案（FC7）的侧壁。
-
公开(公告)号：KR100791347B1
公开(公告)日：2008-01-03
申请号：KR1020060104545
申请日：2006-10-26
Applicant: 삼성전자주식회사
CPC classification number: H01L21/7685 , B82Y40/00 , H01L21/31116 , H01L21/32134 , H01L21/76802 , H01L21/76871 , H01L21/76877
Abstract: A method for fabricating a semiconductor integrated circuit device is provided to more effectively protect a catalyst layer during a fabricating process by forming a conductive buffer layer on the catalyst layer. A structure(200) in which a lower interconnection(210), a catalyst layer(220) and a conductive buffer layer(230) are sequentially stacked is formed on a semiconductor substrate(100). An interlayer dielectric(310) covers the semiconductor substrate and the structure. A contact hole(320) penetrates the interlayer dielectric to expose a partial upper surface of the conductive buffer layer by a dry etch process using the conductive buffer layer as an etch stop layer. The conductive buffer layer exposed by the contact hole is removed by a wet etch process to expose the catalyst layer. A carbon nano tube(330) is grown from the catalyst layer exposed by the contact hole to fill the contact hole.
Abstract translation: 提供一种制造半导体集成电路器件的方法，通过在催化剂层上形成导电缓冲层，在制造过程中更有效地保护催化剂层。 在半导体衬底（100）上形成下连接（210），催化剂层（220）和导电缓冲层（230）顺序层叠的结构（200）。 层间电介质（310）覆盖半导体衬底和结构。 接触孔（320）穿透层间电介质，通过使用导电缓冲层作为蚀刻停止层的干蚀刻工艺来暴露导电缓冲层的部分上表面。 由接触孔露出的导电缓冲层通过湿蚀刻工艺去除以暴露催化剂层。 从由接触孔暴露的催化剂层生长碳纳米管（330）以填充接触孔。
-
公开(公告)号：KR100725451B1
公开(公告)日：2007-06-07
申请号：KR1020050048531
申请日：2005-06-07
Applicant: 삼성전자주식회사
IPC: H01L27/105
CPC classification number: H01L28/55 , H01L21/32139 , H01L27/11502 , H01L27/11507 , H01L28/65
Abstract: 향상된 특성을 갖는 강유전체 캐패시터 및 이를 이용한 반도체 장치의 제조 방법이 개시된다. 기판 상에 제1 및 제2 하부 전극막을 포함하는 하부 전극층을 형성한 후, 하부 전극층 상에 강유전체층을 형성한다. 강유전체층 상에 상부 전극층을 형성한 다음, 상부 전극층 상에 제1 하드 마스크 및 제2 하드 마스크를 구비하는 하드 마스크 구조물을 형성한다. 하드 마스크 구조물을 이용하여 상부 전극층, 강유전체층 및 하부 전극층을 식각하여, 기판 상에 하부 전극, 강유전체층 패턴 및 상부 전극을 형성한다. 강유전체층 패턴의 식각 손상에 기인하는 강유전체층 패턴의 열화를 방지하는 한편, 강유전체층 패턴의 유효 면적을 확장시켜 강유전체 캐패시터의 전기적 및 강유전적 특성을 개선할 수 있다.
-
公开(公告)号：KR100626388B1
公开(公告)日：2006-09-20
申请号：KR1020040083690
申请日：2004-10-19
Applicant: 삼성전자주식회사
IPC: H01L21/8247 , G11C11/15 , H01L27/115 , H01L21/28
CPC classification number: H01L45/06 , H01L27/2436 , H01L45/122 , H01L45/1233 , H01L45/126 , H01L45/144 , H01L45/1666
Abstract: 저항 산포 불량이 발생하지 않으면서 프로그램 전류를 효과적으로 낮출 수 있는 상변환 기억 소자 및 그 형성 방법을 개시한다. 이 상변환 기억 소자는 층간절연막 상의 하부전극 패턴; 상기 하부전극 패턴 상에 위치하는 절연막 패턴; 상기 절연막 패턴과 상기 하부전극 패턴을 관통하여 상기 하부전극 패턴 및 상기 층간절연막과 접하는 상변환 패턴; 및 상기 상변환 패턴 상의 상부전극을 구비한다.
상변환 기억 소자-
公开(公告)号：KR1020060034530A
公开(公告)日：2006-04-24
申请号：KR1020040083690
申请日：2004-10-19
Applicant: 삼성전자주식회사
IPC: H01L21/8247 , G11C11/15 , H01L27/115 , H01L21/28
CPC classification number: H01L45/06 , H01L27/2436 , H01L45/122 , H01L45/1233 , H01L45/126 , H01L45/144 , H01L45/1666
Abstract: 저항 산포 불량이 발생하지 않으면서 프로그램 전류를 효과적으로 낮출 수 있는 상변환 기억 소자 및 그 형성 방법을 개시한다. 이 상변환 기억 소자는 층간절연막 상의 하부전극 패턴; 상기 하부전극 패턴 상에 위치하는 절연막 패턴; 상기 절연막 패턴과 상기 하부전극 패턴을 관통하여 상기 하부전극 패턴 및 상기 층간절연막과 접하는 상변환 패턴; 및 상기 상변환 패턴 상의 상부전극을 구비한다.
상변환 기억 소자-
Patent Agency Ranking
公开(公告)号：KR1020060011126A
公开(公告)日：2006-02-03
申请号：KR1020040059812
申请日：2004-07-29
Applicant: 삼성전자주식회사
IPC: G11C11/15
CPC classification number: H01L43/12 , G11C11/16 , H01L27/228 , H01L43/08 , Y10T29/49043 , Y10T29/49044 , Y10T29/49046 , Y10T29/49048 , Y10T29/49052 , Y10T29/49155 , G11C11/15 , H01L27/222 , H01L43/10
Abstract: A magnetic memory device may include a digit line on a substrate, a first insulating layer on the digit line, and a magnetic tunnel junction memory cell on the first insulating layer so that the first insulating layer is between the digit line and the magnetic tunnel junction memory cell. A second insulating layer may be provided on the magnetic tunnel junction memory cell, wherein the second insulating layer has a hole therein exposing portions of the magnetic tunnel junction memory cell. A bit line may be provided on the second insulating layer and on portions of the magnetic tunnel junction memory cell exposed by the hole in the second insulating layer, and ferromagnetic spacers may be provided on sidewalls of at least one of the digit line and/or the bit line. Related methods are also discussed.
Abstract translation: 提供了一种磁存储元件及其形成方法。 该器件包括布置在形成在衬底上的下绝缘膜上的数字线和经由中间绝缘膜布置在数字线上的磁隧道结单元。 位线通过上绝缘膜设置在磁隧道结单元上。 位线穿过数字线。 自聚焦部分包括形成在数字线和位线中的至少一个中的间隔物。 聚焦单元由铁磁材料制成。
-
公开(公告)号：KR101585210B1
公开(公告)日：2016-01-13
申请号：KR1020090028198
申请日：2009-04-01
Applicant: 삼성전자주식회사
IPC: H01L21/28 , H01L21/3205 , B82B3/00 , B82Y40/00
CPC classification number: H01L21/76879 , H01L21/76823 , H01L21/76843 , H01L21/76867 , H01L21/76876 , H01L2221/1094 , Y10S977/742 , Y10S977/936
Abstract: 콘택구조체형성방법을제공한다. 이방법은기판상에도전성패턴을형성하는것을포함한다. 상기도전성패턴을덮는층간절연막을형성한다. 상기층간절연막을패터닝하여상기도전성패턴의일부를노출시키는개구부를형성한다. 상기개구부가형성된기판의전면상에산화막을형성한다. 환원공정을진행하여상기산화막을환원시키되, 상기개구부의바닥영역에서의상기산화막은촉매막으로환원되고, 상기개구부의바닥영역이외의영역에서의상기산화막은비촉매막으로환원된다. 상기촉매막으로부터나노물질을성장시키어상기개구부내에콘택플러그를형성한다.
-
公开(公告)号：KR1020150116075A
公开(公告)日：2015-10-15
申请号：KR1020140040417
申请日：2014-04-04
Applicant: 삼성전자주식회사
IPC: G11C11/15 , H01L21/8246
CPC classification number: H01L43/08 , G11C11/161 , H01L27/228 , H01L43/02 , H01L43/12
Abstract: 자기기억소자가제공된다. 자기기억소자는, 기판상에서로이격되어배치되는복수개의제1 자성패턴들, 상기제1 자성패턴들사이에배치되어상기제1 자성패턴들을정의하는제1 절연패턴, 및상기제1 자성패턴들및 상기제1 절연패턴을덮는터널배리어막을포함한다. 상기제1 절연패턴은상기제1 자성패턴들을구성하는자성원소와동일한자성원소를포함한다.
Abstract translation: 提供了一种磁存储器件。 所述磁存储器件包括：多个第一磁性图案，其彼此分开地布置在基板上; 布置在所述第一磁性图案之间并限定所述第一磁性图案的第一绝缘图案; 以及覆盖第一磁图案和第一绝缘图案的隧道阻挡膜。 第一绝缘图案包括与构成第一磁图案的磁性元件相同的磁性元件。
-
公开(公告)号：KR1020100109772A
公开(公告)日：2010-10-11
申请号：KR1020090028198
申请日：2009-04-01
Applicant: 삼성전자주식회사
IPC: H01L21/28 , H01L21/3205 , B82B3/00 , B82Y40/00
CPC classification number: H01L21/76879 , H01L21/76823 , H01L21/76843 , H01L21/76867 , H01L21/76876 , H01L2221/1094 , Y10S977/742 , Y10S977/936
Abstract: PURPOSE: A method for forming a contact structure is provided to regularly arrange carbon nano-tubes in an opening part by selectively forming a catalytic film on the bottom region of the opening part. CONSTITUTION: A conductive pattern is formed on a substrate. An interlayer insulating film(20) is formed to cover the conductive pattern. The interlayer insulating film is patterned to form an opening part(20a). A part of the conductive pattern is exposed through the opening part. An oxide film is formed on the entire surface of the substrate with the opening part. Parts of the oxide film excluding the oxide film on the bottom area of the opening part is reduced into a non-catalytic film. A contact plug is formed in the opening part by growing nano-tubes from the catalytic film.
Abstract translation: 目的：提供一种形成接触结构的方法，通过在开口部分的底部区域上选择性地形成催化膜来规则地将碳纳米管排列在开口部分中。 构成：在基板上形成导电图案。 形成层间绝缘膜（20）以覆盖导电图案。 对层间绝缘膜进行图案化以形成开口部（20a）。 导电图案的一部分通过开口部露出。 在具有开口部的基板的整个表面上形成氧化膜。 在开口部的底部区域上除氧化膜之外的部分氧化膜被还原为非催化膜。 通过从催化膜生长纳米管，在开口部分形成接触塞。
-
公开(公告)号：KR1020090055205A
公开(公告)日：2009-06-02
申请号：KR1020070122001
申请日：2007-11-28
Applicant: 삼성전자주식회사
CPC classification number: B82B3/0009 , B82B3/0095 , B82Y40/00 , C01B32/162
Abstract: A method for laterally growing carbon nanotubes is provided to selectively and uniformly grow a plurality of carbon nanotubes on a substrate, thereby replacing metal wiring of a semiconductor device. A method for laterally growing carbon nanotubes comprises the following steps of: preparing a substrate(10) on which an insulating layer(20) is formed; forming a first material layer(30) containing a carbon nanotube-growable material on some parts of the insulating layer; wholly covering the first material layer with a second material layer(40) containing a carbon nanotube-inhibiting material; patterning the second material layer in order to expose a first side of the first material layer; forming a catalyst layer(54) on the first side by using a catalyst; and growing the plural carbon nanotubes(60) in horizontal direction of the surface of the substrate.
Abstract translation: 提供了用于横向生长碳纳米管的方法，以在基板上选择性地均匀地生长多个碳纳米管，从而代替半导体器件的金属布线。 横向生长碳纳米管的方法包括以下步骤：制备其上形成有绝缘层（20）的衬底（10）; 在绝缘层的一些部分上形成含有碳纳米管可生长材料的第一材料层（30）; 用包含碳纳米管抑制材料的第二材料层（40）完全覆盖第一材料层; 图案化第二材料层以暴露第一材料层的第一侧; 通过使用催化剂在第一面上形成催化剂层（54）; 以及在所述基板的表面的水平方向上生长所述多个碳纳米管（60）。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.028 seconds)
