핀 전계 효과 트랜지스터 및 이의 제조 방법
    11.
    发明公开
    핀 전계 효과 트랜지스터 및 이의 제조 방법 审中-实审
    FINFET及其制造方法

    公开(公告)号:KR1020130101810A

    公开(公告)日:2013-09-16

    申请号:KR1020120022837

    申请日:2012-03-06

    Abstract: PURPOSE: A fin field effect transistor and a method for fabricating the same are provided to apply different stress to a fin body by bonding the upper surface of the fin body and the lateral surface of an epitaxial layer. CONSTITUTION: A fin body protrudes from the surface of a substrate. A device isolation layer (9) covers the lower side of the fin body. A first epitaxial layer (11) is in contact with the upper side of the fin body. A second epitaxial layer (13) is in contact with the upper side of the fin body. The lattice structure of the first epitaxial layer is different from the lattice structure of the second epitaxial layer.

    Abstract translation: 目的:提供翅片场效应晶体管及其制造方法,通过将鳍体的上表面与外延层的侧面接合来对翅片体施加不同的应力。 构成:翅片体从基底表面突出。 器件隔离层(9)覆盖翅片体的下侧。 第一外延层(11)与鳍体的上侧接触。 第二外延层(13)与鳍体的上侧接触。 第一外延层的晶格结构不同于第二外延层的晶格结构。

    핀 전계 효과 트랜지스터 및 이의 제조 방법
    15.
    发明授权
    핀 전계 효과 트랜지스터 및 이의 제조 방법 有权
    鳍场效应晶体管及其制造方法

    公开(公告)号:KR101835655B1

    公开(公告)日:2018-03-07

    申请号:KR1020120022837

    申请日:2012-03-06

    Abstract: 본발명은핀 전계효과트랜지스터및 이의제조방법을제공한다. 이핀 전계효과트랜지스터에서는핀 바디의상부면과측면이각각상기핀 바디와서로다른격자크기를가지는제 1 에피택시얼층및 제 2 에피택시얼층과접하므로, 상기핀 바디에서로다른스트레스를인가할수 있다. 이로써이동도특성을다양하게조절할수 있다.

    Abstract translation: 本发明提供了一种鳍式场效应晶体管及其制造方法。 在场效应晶体管的情况下,针体具有彼此相邻且具有与针体不同的晶格尺寸的第一外延层和第二外延层,从而可以对针体施加不同的应力。 这使得以各种方式控制移动特性成为可能。

    집적회로 소자 및 그 제조 방법
    16.
    发明公开
    집적회로 소자 및 그 제조 방법 审中-实审
    集成电路装置及其制造方法

    公开(公告)号:KR1020160103424A

    公开(公告)日:2016-09-01

    申请号:KR1020150025919

    申请日:2015-02-24

    Abstract: 집적회로소자는서로다른도전형채널영역을가지는제1 핀형활성영역의양 측벽을덮는제1 소자분리막및 제2 소자분리막을포함한다. 제1 소자분리막과제2 소자분리막은서로다른적층구조를가진다. 집적회로소자를제조하기위하여제1 핀형활성영역및 제2 핀형활성영역을형성한후, 제1 핀형활성영역의양 측벽을덮는제1 소자분리막과제2 핀형활성영역의양 측벽을덮는제2 소자분리막을형성한다. 제1 소자분리막및 제2 소자분리막은서로다른적층구조를가지도록형성한다.

    Abstract translation: 集成电路器件包括具有不同导电类型沟道区的第一和第二鳍状有源区,其中第一器件隔离层覆盖第一鳍式有源区的两个侧壁,第二器件隔离层覆盖第二鳍的两个侧壁 型活性区。 第一器件隔离层和第二器件隔离层具有不同的堆叠结构。 为了制造集成电路器件,覆盖第一鳍式有源区的两个侧壁的第一器件隔离层和覆盖第二鳍式有源区的人行道的第二器件隔离层在第​​一鳍式有源区 并形成第二鳍型有源区。 第一器件隔离层和第二器件隔离层形成为具有不同的堆叠结构。

    반도체 장치
    17.
    发明公开
    반도체 장치 审中-实审
    半导体器件

    公开(公告)号:KR1020160066958A

    公开(公告)日:2016-06-13

    申请号:KR1020140172421

    申请日:2014-12-03

    Abstract: 누설전류를경감시켜동작성능을향상시킨반도체장치를제공하는것이다. 상기반도체장치는제1 다채널액티브패턴, 상기제1 다채널액티브패턴의주변에배치되고, 제1 영역과제2 영역을포함하는필드절연막으로, 상기제1 영역의상면은상기제1 다채널액티브패턴의상면및 상기제2 영역의상면보다위로돌출되는필드절연막, 상기필드절연막상에, 상기제1 다채널액티브패턴과교차하는제1 게이트전극, 및상기제1 게이트전극과상기필드절연막의제1 영역사이에배치되고, 제1 패싯(facet)을포함하는제1 소오스/드레인으로, 상기제1 패싯은상기제1 다채널액티브패턴의상면보다낮은상기필드절연막의제1 영역으로부터시작되는제1 소오스/드레인을포함한다.

    Abstract translation: 本公开通过减少漏电流来提供具有改进的操作性能的半导体器件。 半导体器件包括第一多沟道有源图案,设置在第一多通道有源图案周围的场绝缘层,并且包括第一区域和第二区域,第一区域具有高于顶部表面的顶表面 所述第一多沟道有源图案和所述第二区域的顶表面,所述场绝缘层上的与所述第一多通道有源图案相交的第一栅极电极和设置在所述第一栅极电极与所述第一栅极电极之间的第一源极/漏极 并且包括第一刻面,所述第一刻面从场绝缘层的比第一多通道活性图案的顶表面低的第一区域开始。

Patent Agency Ranking