-
公开(公告)号：KR1020050118087A
公开(公告)日：2005-12-15
申请号：KR1020040094758
申请日：2004-11-18
Applicant: 삼성전자주식회사
IPC: H01L21/76
CPC classification number: H01L21/76224 , H01L21/02274 , H01L21/02282
Abstract: 반도체소자의 트렌치 소자 분리막 형성 방법들을 제공한다. 이 방법들은 반도체기판의 소정영역을 선택적으로 식각하여 활성영역을 한정하는 트렌치를 형성하는 것을 구비한다. 수소(hydrogen) 주입 고밀도플라즈마 화학기상증착 기술을 이용하여 상기 트렌치의 내벽을 덮는 제 1 소자분리층을 형성한다. 상기 수소 주입 고밀도플라즈마 화학기상증착 기술은 상기 제 1 소자분리층의 형성과정에 발생할 수 있는 오버행(overhang) 현상을 방지해준다. 상기 제 1 소자분리층을 갖는 반도체기판 상에 폴리실라젠(polysilazane) 계열의 에스오지(SOG) 물질을 코팅(coating)하여 제 2 소자분리층을 형성한다. 상기 제 2 소자분리층 및 상기 제 1 소자분리층을 식각하여 상기 트렌치 내에 상기 활성영역의 표면보다 낮은 상부면을 갖는 제 2 소자분리패턴 및 상기 제 2 소자분리패턴의 표면보다 높은 상부면을 갖는 제 1 소자분리패턴을 형성한다. 상기 제 1 소자분리패턴 및 상기 제 2 소자분리패턴을 덮는 제 3 소자분리패턴을 형성한다.
-
公开(公告)号：KR1020050056364A
公开(公告)日：2005-06-16
申请号：KR1020030089305
申请日：2003-12-10
Applicant: 삼성전자주식회사
IPC: H01L21/31
CPC classification number: H01L21/02164 , H01L21/02175 , H01L21/022 , H01L21/0228 , H01L21/02318 , H01L21/316 , H01L21/76828 , H01L21/76829 , H01L21/76837 , H01L21/76897
Abstract: Methods of forming an insulating layer in a semiconductor device are provided in which a metal oxide layer is formed on a semiconductor structure that includes a plurality of gap regions thereon. A spin-on-glass layer is formed on the metal oxide layer, and then the semiconductor structure is heated to a temperature of at least about 400° C. The spin-on-glass layer may comprise a siloxane-based material, a silanol-based material or a silazane-based material.
-
公开(公告)号：KR1020020071169A
公开(公告)日：2002-09-12
申请号：KR1020010011142
申请日：2001-03-05
Applicant: 삼성전자주식회사
IPC: H01L21/76
CPC classification number: H01L21/76224
Abstract: PURPOSE: A method of forming an insulation layer in trench isolation type semiconductor device is provided to fill isolation layer into a trench having a high aspect ratio without defects by using an SOG(Spin On glass) layer. CONSTITUTION: A trench etch mask pattern(13) is formed on a substrate(10) including a pad oxide layer(11). A trench for isolation is formed on the substrate(10) by etching the substrate(10). A thermal oxide layer(15) is formed on an inner wall of the trench. A silicon nitride liner(17) is laminated on the thermal oxide layer(15). An SOG layer is formed on the substrate(10). A curing process for the SOG layer is performed. An etch process for the cured SOG layer(211) is performed. A silicon oxide layer(31) is deposited on the substrate(10) by a CVD(Chemical Vapor Deposition) method. A trench isolation layer is formed by removing the silicon nitride layer and the pad oxide layer(11).
Abstract translation: 目的：提供一种在沟槽隔离型半导体器件中形成绝缘层的方法，通过使用SOG（旋转玻璃）层将隔离层填充到具有高纵横比的无沟槽的沟槽中。 构成：在包括衬垫氧化物层（11）的衬底（10）上形成沟槽蚀刻掩模图案（13）。 通过蚀刻基板（10）在基板（10）上形成用于隔离的沟槽。 在该沟槽的内壁上形成热氧化层（15）。 氮化硅衬垫（17）层压在热氧化物层（15）上。 在基板（10）上形成SOG层。 执行SOG层的固化过程。 执行固化的SOG层（211）的蚀刻工艺。 通过CVD（化学气相沉积）方法将氧化硅层（31）沉积在衬底（10）上。 通过去除氮化硅层和衬垫氧化物层（11）形成沟槽隔离层。
-
公开(公告)号：KR101867958B1
公开(公告)日：2018-06-18
申请号：KR1020110112404
申请日：2011-10-31
Applicant: 삼성전자주식회사
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L27/108 , H01L27/10852 , H01L28/91 , H01L29/66 , H01L29/94
Abstract: 반도체기억소자를제공한다. 이반도체기억소자는기판상에배치되는스토리지노드, 스토리지노드를둘러싸도록배치되는캐패시터유전막, 스토리지노드및 상기캐패시터유전막을덮는전극막, 스토리지노드의일 측에배치되어스토리지노드를지지하는적어도하나의지지패턴을포함하되, 지지패턴은게르마늄(Ge) 산화물을포함한다.
-
公开(公告)号：KR1020130047402A
公开(公告)日：2013-05-08
申请号：KR1020110112404
申请日：2011-10-31
Applicant: 삼성전자주식회사
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L27/108 , H01L27/10852 , H01L28/91 , H01L29/66 , H01L29/94
Abstract: PURPOSE: A semiconductor memory device and a forming method thereof are provided to prevent a bowing phenomenon by including germanium oxide in a support pattern. CONSTITUTION: A storage node(250) is arranged on a substrate. A capacitor dielectric layer(260) surrounds the storage node. An electrode layer(270) covers the storage node and the capacitor dielectric layer. One or more support patterns(220,240) support the storage node. The support pattern includes germanium oxide.
Abstract translation: 目的：提供半导体存储器件及其形成方法，以通过将氧化锗包含在支持图案中来防止弯曲现象。 构成：存储节点（250）布置在基板上。 电容器介电层（260）围绕存储节点。 电极层（270）覆盖存储节点和电容器介电层。 一个或多个支持模式（220,240）支持存储节点。 支持图案包括氧化锗。
-
Patent Agency Ranking
公开(公告)号：KR1020120023326A
公开(公告)日：2012-03-13
申请号：KR1020100086174
申请日：2010-09-02
Applicant: 삼성전자주식회사
IPC: C09K3/00 , H01L21/027
CPC classification number: H01L21/02164 , H01L21/02222 , H01L21/02282 , H01L21/02326 , H01L21/76224 , C09K3/00 , H01L21/0274
Abstract: PURPOSE: An oxidation accelerator composition is provided to obtain denser oxide membrane with high yield even at low temperature. CONSTITUTION: An oxidation accelerator composition comprises an oxidation promoter having the structure of chemical formula 1: A-M-L, and solvent capable of dissolving the oxidation promoter. The concentration of the oxidation promoter is 1×10^(-6) - 1×10^(-2) M. In chemical formula 1, L is a silicon, silicon oxide, silicon nitride, or a functional group capable of chemically absorbing to metal surface, A is a functional group having oxidation ability, and M is a moiety which connects the A and the L by covalent bonding, and capable of being heat-decomposed.
Abstract translation: 目的：提供氧化促进剂组合物，即使在低温下也能以高产率获得更密集的氧化膜。 构成：氧化促进剂组合物包含具有化学式1：A-M-L结构的氧化促进剂和能够溶解氧化促进剂的溶剂。 氧化促进剂的浓度为1×10 ^（ - 6） - 1×10 ^（ - 2）M。在化学式1中，L为硅，氧化硅，氮化硅或能够化学吸收的官能团 金属表面，A是具有氧化能力的官能团，M是通过共价键连接A和L并能够被热分解的部分。
-
公开(公告)号：KR1020120013614A
公开(公告)日：2012-02-15
申请号：KR1020100075693
申请日：2010-08-05
Applicant: 삼성전자주식회사
IPC: H01L21/762 , H01L21/768 , H01L21/02 , H01L27/105 , H01L27/108 , H01L27/115
CPC classification number: H01L21/76229 , H01L21/02222 , H01L21/02271 , H01L21/76885 , H01L27/105 , H01L27/10897 , H01L27/11531 , H01L27/11548
Abstract: PURPOSE: A manufacturing method of a semiconductor device which includes various device separation regions is provided to improve productivity and yield by not affecting conductive structures from the various device separation regions. CONSTITUTION: A first trench(120) and a second trench(125) are formed within a semiconductor substrate(101). The first trench is formed within the semiconductor substrate with a first width(W1) and a first depth(D1). The second trench is formed within the semiconductor substrate with a first width(W2) and a first depth(D2). A first insulating material(130) is formed in order to completely fill the inside of the first trench. A second insulating material(140) is formed on the first insulating materials in the inside of the second trench.
Abstract translation: 目的：提供包括各种器件分离区域的半导体器件的制造方法，以通过不影响各种器件分离区域的导电结构来提高生产率和产率。 构成：在半导体衬底（101）内形成第一沟槽（120）和第二沟槽（125）。 第一沟槽形成在半导体衬底内，具有第一宽度（W1）和第一深度（D1）。 第二沟槽形成在半导体衬底内，具有第一宽度（W2）和第一深度（D2）。 形成第一绝缘材料（130）以完全填充第一沟槽的内部。 第二绝缘材料（140）形成在第二沟槽内部的第一绝缘材料上。
-
公开(公告)号：KR1020090116476A
公开(公告)日：2009-11-11
申请号：KR1020080042450
申请日：2008-05-07
Applicant: 삼성전자주식회사
IPC: H01L21/76
CPC classification number: H01L21/76229 , H01L21/02318 , H01L21/02351
Abstract: PURPOSE: A method of fabricating a device isolation layer is provided to form an oxide film with excellent chemical property by reducing an etch rate due to the difference of the width of the trench at a cell region and an around area. CONSTITUTION: A method of fabricating a device isolation layer is comprised of the steps: forming a porous area in a substrate(S110); Injecting ion into the porous region; dipping the substrate into an electrolyte and processing both electrodes with an oxidation process; filing the porous region with liquid silicon material(S120); and forming an oxide layer by oxidizing the porous region. The liquid silicon material includes a spin-on-glass material.
Abstract translation: 目的：提供一种制造器件隔离层的方法，通过降低由于沟槽在单元区域和周围区域的宽度差而导致的蚀刻速率，从而形成具有优异化学性质的氧化物膜。 构成：制造器件隔离层的方法包括以下步骤：在衬底中形成多孔区域（S110）; 将离子注入多孔区域; 将基底浸入电解质中并用氧化工艺处理两个电极; 用液态硅材料填充多孔区域（S120）; 以及通过氧化多孔区域形成氧化物层。 液体硅材料包括旋涂玻璃材料。
-
公开(公告)号：KR1020080086681A
公开(公告)日：2008-09-26
申请号：KR1020070028669
申请日：2007-03-23
Applicant: 삼성전자주식회사
IPC: H01L27/108
CPC classification number: H01L28/91 , H01L27/10855
Abstract: A method of forming a capacitor in a semiconductor device is provided to prevent a lower node electrode from being slanted while mold and passivation films are removed, by using a capping film. A mold film with apertures is formed on a substrate(100). Conductive films for a lower electrode are formed on an inner sidewall, a bottom, and an upper surface of a mold film. A passivation pattern is formed to bury the apertures. A portion of the conductive film is removed, such that a cylindrical lower node electrode(118) is formed on the inner sidewall and bottom of the aperture. A capping film(120) covers the mold film, the passivation film pattern, and the lower node electrode. A wet-etching solution permeates into the capping film. The mold and passivation film patterns are removed by the wet-etching solution. The capping film is removed. A dielectric film and an upper electrode are sequentially formed on the lower node electrode and a substrate surface.
Abstract translation: 提供了一种在半导体器件中形成电容器的方法，以通过使用封盖膜来防止下部节点电极倾斜而模具和钝化膜被去除。 在基板（100）上形成具有孔的模具膜。 用于下电极的导电膜形成在模具膜的内侧壁，底部和上表面上。 形成钝化图案以埋入孔。 去除导电膜的一部分，使得在孔的内侧壁和底部上形成圆柱形下节点电极（118）。 封盖膜（120）覆盖模具膜，钝化膜图案和下部节点电极。 湿蚀刻溶液渗透到封盖膜中。 通过湿蚀刻溶液去除模具和钝化膜图案。 去除覆盖膜。 电介质膜和上电极依次形成在下节点电极和基板表面上。
-
公开(公告)号：KR1020060029498A
公开(公告)日：2006-04-06
申请号：KR1020040078477
申请日：2004-10-01
Applicant: 삼성전자주식회사
IPC: H01L21/76
CPC classification number: H01L21/76229 , H01L21/02126 , H01L21/02274 , H01L21/3086
Abstract: 반도체소자의 트렌치 소자분리 방법 및 그에 의해 제조된 트렌치 소자분리 구조를 제공한다. 이 방법은 반도체기판 상에 하드 마스크막 패턴을 형성하는 것을 포함한다. 상기 하드 마스크막 패턴을 식각마스크로 사용하여 상기 반도체기판을 식각하여 상기 반도체기판 내에 제1 폭을 갖는 제1 트렌치 및 상기 제1 폭 보다 넓은 제2 폭을 갖는 제2 트렌치를 형성한다. 상기 트렌치들을 갖는 상기 반도체기판 상에 적어도 상기 제1 트렌치를 채우는 제1 절연막을 형성한다. 상기 제2 트렌치 내에 형성된 상기 제1 절연막을 선택적으로 제거하여 상기 제1 트렌치를 채우도록 잔존하는 제1 절연막 패턴을 형성한다. 상기 제1 절연막 패턴을 갖는 상기 반도체기판 상에 적어도 상기 제2 트렌치를 채우는 제2 절연막을 형성한다. 상기 하드 마스크막 패턴이 노출되도록 상기 제2 절연막 및 상기 제1 절연막 패턴을 평탄화시킨다.
트렌치 소자분리, 소자분리막, 오존-TEOS 산화막, HDP-CVD 산화막
-
-
-
-
-
-
-
-
-
Search Results
74
records
(took 0.03 seconds)
