公开(公告)号：KR101706353B1

公开(公告)日：2017-02-14

申请号：KR1020100030504

申请日：2010-04-02

Applicant: 삼성전자주식회사 ,  동국대학교 산학협력단

Inventor： 박경수 ,  송인용 ,  허성 ,  곽동욱 ,  조훈영 ,  김한수 ,  최재만 ,  권문석

IPC: C23C16/22 ,  B82B1/00 ,  H01L21/02 ,  H01L29/06 ,  B82Y10/00 ,  B82Y40/00 ,  H01L29/16

CPC classification number: H01L29/0665 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/02381 ,  H01L21/02532 ,  H01L21/02603 ,  H01L21/0262 ,  H01L21/02645 ,  H01L21/02653 ,  H01L29/0676 ,  H01L29/125 ,  H01L29/16 ,  H01L29/775

Abstract: 금속나노클러스터가표면상에고밀도로균일하게형성된실리콘나노와이어가제공된다. 상기금속나노클러스터는상기실리콘나노와이어의전기적특성및 광학적특성을개선하므로리튬전지, 태양전지, 바이오센서, 메모리소자등의다양한전기소자에유용하게사용할수 있다.

Abstract translation: 硅纳米线包括在其表面上以高密度形成的金属纳米团簇。 金属纳米团簇改善了硅纳米线的电气和光学特性，因此可以有用地用于诸如锂电池，太阳能电池，生物传感器，存储器件等的各种电气装置中。

公开(公告)号：KR1020160106383A

公开(公告)日：2016-09-12

申请号：KR1020150029219

申请日：2015-03-02

Applicant: 삼성전자주식회사

Inventor： 조은애 ,  이동진 ,  이지은 ,  정경호 ,  고동수 ,  김용수 ,  유지호 ,  허성 ,  박현 ,  야마다사토루 ,  정문영 ,  김성진 ,  박경수 ,  임한진

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/786

CPC classification number: H01L29/4236 ,  H01L21/28088 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/7813 ,  H01L29/42336 ,  H01L29/7812 ,  H01L29/78606

Abstract: 복수의트렌치를가지는반도체기판, 상기트렌치내에서상기반도체기판의내벽을따라위치하는게이트전극, 그리고상기반도체기판과상기게이트전극사이에위치하는게이트절연막을포함하고, 상기게이트전극은게이트도전체및 상기게이트도전체에분포되어있는금속원소를포함하며, 상기게이트전극의유효일함수는상기게이트도전체의유효일함수보다작은반도체소자및 그제조방법에관한것이다.

Abstract translation: 提供半导体器件及其制造方法。 半导体器件包括具有多个沟槽的半导体衬底，沿沟槽中的半导体衬底的内壁定位的栅电极，以及位于半导体衬底和栅电极之间的栅极绝缘层。 栅极电极包括分配在栅极导体中的栅极导体和金属元件。 栅电极的有效功函数小于栅极导体的有效功函数。 因此，可以确保电气可靠性。

公开(公告)号：KR1020160096495A

公开(公告)日：2016-08-16

申请号：KR1020150018230

申请日：2015-02-05

Applicant: 삼성전자주식회사

Inventor： 김성헌 ,  윤동진 ,  허성 ,  김규식 ,  사토류이치 ,  박경수 ,  이형익

IPC: H01L27/146 ,  H01L27/148

CPC classification number: H01L31/022408 ,  H01L31/18 ,  H01L51/0046 ,  H01L51/0077 ,  H01L51/4253 ,  Y02E10/549 ,  Y02P70/521 ,  H01L27/146 ,  H01L27/148

Abstract: 서로마주하는제1 전극과제2 전극; 상기제1 전극과제2 전극사이에위치하는광전변환층; 및상기광전변환층과상기제1 전극사이에위치하는제1 버퍼층, 상기광전변환층과상기제2 전극사이에위치하는제2 버퍼층및 이들의조합에서선택되는버퍼층을포함하고, 상기버퍼층은 MoO(2.58 ≤ x1

Abstract translation: 提供一种光电子器件，其包括：彼此面对的第一和第二电极; 放置在第一和第二电极之间的光电转换层; 以及缓冲层，其从位于光电转换层和第一电极之间的第一缓冲层，位于光电转换层和第二电极之间的第二缓冲层及其组合中选择。 缓冲层包括选自MoO_（x1）（2.58 <= x1 <3.0）的无机氧化物; ZnO_（x2）（1.0 <= x2 <2.0）; TiO_（x3）（1.5 <= x3 <2.0）; VO_（x4）（1.5 <= x4 <2.0）; TaO_（x5）（1.0 <= x5 <2.5）; WO_（x6）（2.0

公开(公告)号：KR101457562B1

公开(公告)日：2014-11-04

申请号：KR1020080067813

申请日：2008-07-11

Applicant: 삼성전자주식회사

Inventor： 박경수 ,  이은경 ,  이재학 ,  최병룡 ,  정재관 ,  허성

IPC: B82B3/00 ,  C01B37/02

CPC classification number: H01L29/0665 ,  B82Y10/00 ,  H01L29/0673 ,  H01L29/0676 ,  H01L31/03529 ,  Y02E10/50 ,  Y10S977/762 ,  Y10S977/774

Abstract: 실리콘 나노닷 함유 실리카 나노 와이어 및 그의 제조방법이 개시된다. 상기 나노 와이어는 커패시턴스 특성이 우수하면서도 광흡수능이 개선되므로, CTF 메모리를 비롯한 다양한 반도체 소자, 이미지 센서, 광검출소자, 발광 다이오드 및 레이저 다이오드 등 다양한 분야에 효과적으로 사용할 수 있다.

公开(公告)号：KR1020110111105A

公开(公告)日：2011-10-10

申请号：KR1020100030504

申请日：2010-04-02

Applicant: 삼성전자주식회사 ,  동국대학교 산학협력단

Inventor： 박경수 ,  송인용 ,  허성 ,  곽동욱 ,  조훈영 ,  김한수 ,  최재만 ,  권문석

IPC: C23C16/22 ,  B82B1/00 ,  H01L21/02 ,  H01L29/06 ,  B82Y10/00 ,  B82Y40/00 ,  H01L29/16

CPC classification number: H01L29/0665 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/02381 ,  H01L21/02532 ,  H01L21/02603 ,  H01L21/0262 ,  H01L21/02645 ,  H01L21/02653 ,  H01L29/0676 ,  H01L29/125 ,  H01L29/16 ,  H01L29/775 ,  C23C16/22 ,  B82B1/005 ,  H01L29/0669

Abstract: 금속 나노클러스터가 표면 상에 고밀도로 균일하게 형성된 실리콘 나노와이어가 제공된다.
상기 금속 나노클러스터는 상기 실리콘 나노와이어의 전기적 특성 및 광학적 특성을 개선하므로 리튬전지, 태양전지, 바이오센서, 메모리소자 등의 다양한 전기소자에 유용하게 사용할 수 있다.

Abstract translation: 硅纳米线包括在其表面上以高密度形成的金属纳米团簇。 金属纳米团簇改善了硅纳米线的电气和光学特性，因此可以有用地用于诸如锂电池，太阳能电池，生物传感器，存储器件等的各种电气装置中。

公开(公告)号：KR1020100091742A

公开(公告)日：2010-08-19

申请号：KR1020090011078

申请日：2009-02-11

Applicant: 삼성전자주식회사

Inventor： 유동철 ,  이은하 ,  김병주 ,  이형익 ,  허성 ,  최한메 ,  박찬희 ,  황기현

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L29/792 ,  H01L21/7605 ,  H01L21/7607 ,  H01L21/76224 ,  H01L27/11565 ,  H01L27/11568 ,  H01L29/4234 ,  H01L21/31051

Abstract: PURPOSE: The semiconductor integrated circuit device and a method of manufacture thereof efficiently divides the trapping layer without the damage of the semiconductor substrate or the trapping layer. In that way the reliability of the semiconductor integrated circuit device can be improved. CONSTITUTION: It is formed within the semiconductor substrate and a plurality of element isolation regions defines the active area. The tunnel layer(210) and trap seed layer are formed on the active area. And it is successively laminated between a plurality of element isolation regions and it is formed. It is projected on the trap seed layer than the upper side of the element isolation region and the trapping layer(234) is formed. The blocking layer(240) is formed on the trapping layer.

Abstract translation: 目的：半导体集成电路器件及其制造方法有效地划分俘获层，而不会损坏半导体衬底或俘获层。 这样可以提高半导体集成电路器件的可靠性。 构成：其形成在半导体衬底内，并且多个元件隔离区限定有源区。 隧道层（210）和阱种子层形成在有源区上。 并且它连续层压在多个元件隔离区之间并形成。 在阱种子层上投影在元件隔离区域的上侧，形成捕获层（234）。 阻挡层（240）形成在捕获层上。

公开(公告)号：KR100868768B1

公开(公告)日：2008-11-13

申请号：KR1020070020593

申请日：2007-02-28

Applicant: 삼성전자주식회사

Inventor： 정영수 ,  정형석 ,  허성 ,  백현석

IPC: H01L27/146

CPC classification number: H01L29/517 ,  H01L21/28088 ,  H01L21/823842 ,  H01L29/4966

Abstract: 듀얼 메탈 게이트 CMOS 반도체 소자에 관해 개시된다. 듀얼 메탈 게이트는 금속 질화물층과 다결정 실리콘 캡핑레이어를 포함하며, nMOS 영역과 pMOS 영역의 금속 질화물층은 동종 물질로 서로 다른 두께로 형성되며 서로 다른 불순물 함량에 의해 서로 다른 일함수를 가진다. 동종의 금속 질화물층에 의해 메탈 게이트를 형성하므로 공정이 단순화되고 수율이 증대됨과 아울러 고성능의 CMOS 반도체 소자를 얻을 수 있다.
CMOS, 금속 질화물, 불순물, 일함수