-
公开(公告)号：KR102222542B1
公开(公告)日：2021-03-05
申请号：KR1020170047490A
申请日：2017-04-12
Applicant: 삼성전자주식회사
IPC: H01L27/108 , H01L29/423
CPC classification number: H01L27/10802 , H01L21/7682 , H01L21/84 , H01L27/10814 , H01L27/10823 , H01L27/10844 , H01L27/10855 , H01L27/10876 , H01L27/10885 , H01L27/10888 , H01L27/1203 , H01L27/1207 , H01L29/4236
Abstract: 반도체 장치 및 그 제조 방법이 제공된다. 반도체 장치는, 하부 반도체막, 매립 절연막 및 상부 반도체막이 순차적으로 적층된 기판, 상부 반도체막 내의 제1 트렌치, 제1 트렌치의 일부를 채우는 제1 도전 패턴, 하부 반도체막, 매립 절연막 및 상부 반도체막 내의 제2 트렌치, 제2 트렌치의 적어도 일부를 채우는 제2 도전 패턴, 및 제1 도전 패턴 및 제2 도전 패턴 사이에, 상부 반도체막 내의 제1 소스/드레인 영역을 포함한다.
-
公开(公告)号：WO2019039670A1
公开(公告)日：2019-02-28
申请号：PCT/KR2017/014790
申请日：2017-12-15
Applicant: 삼성전자주식회사
Abstract: 본 개시는 LTE(Long Term Evolution)와 같은 4G(4 th generation) 통신 시스템 이후 보다 높은 데이터 전송률을 지원하기 위한 5G(5 th generation) 또는 pre-5G 통신 시스템에 관련된 것이다. 본 개시는 무선 통신 시스템에서 멀티캐스트 서비스를 제공하기 위한 것으로, 단말로부터 전송된 멀티캐스트 그룹 참가 메시지를 단말로부터 제1 네트워크 개체(network entity)로의 통신 세션을 경유하여 수신하는 과정과, 멀티캐스트 그룹 참가 메시지에 기초하여 멀티캐스트 터널 생성 요청 메시지를 생성하고 제1 네트워크 개체로 전송하는 과정과, 멀티캐스트 그룹 참가 메시지에 기초하여 멀티캐스트 서비스 요청 메시지를 생성하고 제2 네트워크 개체로 전송하는 과정을 포함한다. 본 연구는 2017년도 정부(과학기술정보통신부)의 재원으로 '범부처 Giga KOREA 사업'의 지원을 받아 수행된 연구이다(No.GK17N0100, 밀리미터파 5G 이동통신 시스템 개발).
-
公开(公告)号：KR1020170034160A
公开(公告)日：2017-03-28
申请号：KR1020150132502
申请日：2015-09-18
Applicant: 삼성전자주식회사
IPC: H01L29/78 , H01L29/417 , H01L29/06 , H01L29/423
CPC classification number: H01L27/10876 , H01L21/28088 , H01L21/3215 , H01L27/10814 , H01L27/10823 , H01L27/10855 , H01L29/4966 , H01L29/513 , H01L29/517 , H01L29/518
Abstract: 게이트를갖는반도체소자형성방법을제공한다. 반도체소자의형성방법은게이트유전체를형성하고, 상기게이트유전체상에제1 도전성물질층을형성하고, 상기제1 도전성물질층 상에소스물질층을형성하고, 열처리공정을진행하여상기소스물질층 내의제1 원소를상기제1 도전성물질층 내로확산시키어도전성의도우프트물질층을형성하는것을포함한다.
Abstract translation: 提供了一种形成具有栅极的半导体器件的方法。 一种形成半导体器件的方法包括形成栅极电介质，在栅极电介质上形成第一导电材料层，在第一导电材料层上形成源极材料层， 并且将第一导电材料层中的第一元件扩散到第一导电材料层中以形成导电掺杂材料层。
-
公开(公告)号：KR1020160099353A
公开(公告)日：2016-08-22
申请号：KR1020150021726
申请日：2015-02-12
Applicant: 삼성전자주식회사
IPC: H01L29/78 , H01L29/423
CPC classification number: H01L29/402 , H01L27/088 , H01L27/10876 , H01L29/42392 , H01L29/7849 , H01L29/42356 , H01L29/7846
Abstract: 기판내에액티브영역을정의하는소자분리영역, 상기액티브영역내의액티브게이트구조체및 상기소자분리영역내의필드게이트구조체를포함하고, 상기액티브게이트구조체는상부액티브게이트구조체및 상기상부액티브게이트구조체와수직하게이격된하부액티브게이트구조체를포함하고, 상기상부액티브게이트구조체와상기하부액티브구조체사이에채널영역이형성되고, 상기상부액티브게이트구조체의상부액티브게이트도전층의부피는상기하부액티브게이트구조체의하부액티브게이트도전층의부피보다작고, 상기필드게이트구조체의필드게이트도전층의상면은상기상부액티브게이트구조체의상기상부액티브게이트도전층의하면보다낮은반도체소자가설명된다.
Abstract translation: 本发明的目的是提供能够抑制相同有源区域中的单元晶体管之间的干扰的半导体器件。 半导体器件包括：器件分离区域，用于限定衬底中的有源区; 有源区域中的有源栅极结构; 以及器件分离区域中的场栅结构。 有源栅极结构包括：上有源栅极结构; 以及与上部有源栅极结构垂直分离的下部有源栅极结构。 在上部有源栅极结构和下部有源结构之间形成沟道区。 上部有源栅极结构的上部有源栅极导电层的体积小于下部有源栅极结构的下部有源栅极导电层的体积。 场栅结构的场栅导电层的上表面低于上有源栅极结构的上有源栅极导电层的下表面。
-
公开(公告)号：KR1020040014841A
公开(公告)日：2004-02-18
申请号：KR1020020047589
申请日：2002-08-12
Applicant: 삼성전자주식회사
IPC: H01L29/732
Abstract: PURPOSE: A method for manufacturing a vertical type transistor is provided to be capable of reducing the size of a unit cell, securing gate length enough, and improving current characteristics. CONSTITUTION: The first source/drain region(15) is formed at the inner portion of a semiconductor substrate(10), wherein the semiconductor substrate is defined with an active region and an isolation region. After an interlayer dielectric(20) is deposited at the upper portion of the resultant structure, the interlayer dielectric is patterned for defining a channel and gate electrode forming region. A channel region(24) is formed by vertically forming a mono-crystal silicon layer at the channel and gate electrode forming region. A gate oxide layer(26) is formed on the surface of the mono-crystal silicon layer. Then, a plurality of gate electrodes(28) are formed around the mono-crystal silicon layer.
Abstract translation: 目的：提供一种用于制造垂直型晶体管的方法，以能够减小单元电池的尺寸，确保栅极长度足以改善电流特性。 构成：第一源极/漏极区域（15）形成在半导体衬底（10）的内部，其中半导体衬底被限定有活性区域和隔离区域。 在所得结构的上部沉积层间电介质（20）之后，层间电介质被图案化以限定沟道和栅电极形成区。 沟道区（24）通过在沟道和栅电极形成区垂直形成单晶硅层而形成。 在单晶硅层的表面上形成栅氧化层（26）。 然后，在单晶硅层周围形成多个栅电极（28）。
-
Patent Agency Ranking
公开(公告)号：KR1020040000017A
公开(公告)日：2004-01-03
申请号：KR1020020034384
申请日：2002-06-19
Applicant: 삼성전자주식회사
IPC: H01L21/76
Abstract: PURPOSE: A method for fabricating a semiconductor device is provided to remove a defect such as the dislocation and restrain a floating body effect by forming a barrier insulator layer at a lower portion of a single crystalline layer. CONSTITUTION: A plurality of silicon seed layers(100b) are formed in a constant interval by etching a semiconductor substrate. A barrier insulator layer(102a) are formed on the silicon substrate between the silicon seed layers(100b). A single crystalline silicon layer(104) is grown on the barrier insulator layer(102a). The barrier insulator layer(102a) is exposed and a trench forming region is defined by etching selectively the single crystalline silicon layer(104). A trench isolation layer(110) is formed on the trench isolation layer. The process for growing the single crystalline silicon layer(104) is performed by using a selective epitaxial growth method.
Abstract translation: 目的：提供一种用于制造半导体器件的方法，以通过在单晶层的下部形成阻挡绝缘体层来消除诸如位错的缺陷并且抑制浮体效应。 构成：通过蚀刻半导体衬底，以恒定的间隔形成多个硅籽晶层（100b）。 在硅籽晶层（100b）之间的硅衬底上形成阻挡绝缘体层（102a）。 在阻挡绝缘体层（102a）上生长单晶硅层（104）。 暴露阻挡绝缘体层（102a），通过选择性地蚀刻单晶硅层（104）来限定沟槽形成区域。 沟槽隔离层（110）形成在沟槽隔离层上。 通过使用选择性外延生长方法来进行用于生长单晶硅层（104）的工艺。
-
-
公开(公告)号：KR1020170099444A
公开(公告)日：2017-09-01
申请号：KR1020160021242
申请日：2016-02-23
Applicant: 삼성전자주식회사
IPC: H01L21/762 , H01L21/02
CPC classification number: H01L29/7827 , H01L28/00 , H01L29/045 , H01L29/4236
Abstract: 반도체장치가제공된다. 반도체장치는트렌치를포함하는반도체기판및 상기트렌칭를덮는절연막을포함한다. 상기반도체기판은결정구조를가지며, 상기트렌치는상기결정구조의 {320} 면을갖는내측벽을포함한다.
Abstract translation: 提供了一种半导体器件。 该半导体器件包括具有沟槽和覆盖该沟槽的绝缘膜的半导体衬底。 半导体衬底具有晶体结构，并且沟槽包括具有晶体结构的{320}面的内壁。
-
公开(公告)号：KR101322255B1
公开(公告)日：2013-10-25
申请号：KR1020070045020
申请日：2007-05-09
Applicant: 삼성전자주식회사 , 포항공과대학교 산학협력단
IPC: H01L21/027
Abstract: 노광장치, 상기 노광 장치를 이용한 2차원 홀로그래픽 리소그래피 방법 및 광결정 형성 방법을 제공한다. 이 장치는 스테이지, 상기 스테이지 상에 수직으로 놓여진 제 1 거울면 및 상기 스테이지 상에 수직으로 놓여지고, 상기 제 1 거울면과 경사각을 갖는 제 2 거울면을 포함한다. 상기 스테이지, 상기 제 1 거울면 및 상기 제 2 거울면에 평행광이 입사되고, 상기 평행광을 발생시키는 광발생부를 포함한다. 상기 제 1 거울면, 상기 제 2 거울면 및 상기 스테이지 상의 기판 상에 평행광을 동시에 입사하여 등간격의 2차원 간섭무늬를 갖는 노광광으로 상기 포토레지스트를 노광한다. 상기 포토레지스트를 현상한다. 제 1 평행광, 제 2 평행광 및 제 3 평행광에 의해 형성된 등간격의 2차원 간섭무늬를 갖는 노광광으로 상기 포토레지스트를 노광한다. 상기 포토레지스트를 현상하여 등간격의 2차원 노광 패턴을 형성하고, 상기 노광 패턴을 마스크로 사용하여 상기 기판 상에 등간격의 2차원 광결정 패턴을 형성한다.
광결정, 간섭무늬-
公开(公告)号：KR100486253B1
公开(公告)日：2005-05-03
申请号：KR1020020047589
申请日：2002-08-12
Applicant: 삼성전자주식회사
IPC: H01L29/732
Abstract: 게이트 전극이 채널 영역을 완전히 둘러싸는 수직형 트랜지스터의 제조방법에 관하여 개시한다. 본 발명에 일 실시예에 의한 수직형 트랜지스터의 제조방법은 먼저 활성 영역과 격리 영역이 정의되어 있는 반도체 기판을 준비하고, 이 활성 영역에 이온을 주입하여 제1 소스/드레인 영역을 형성한다. 그리고, 반도체 기판 상의 전면에 층간 절연막을 형성한 다음, 이를 패터닝함으로써 제1 소스/드레인 영역의 일부를 노출시키는 채널 및 게이트 전극 형성용 홀을 층간 절연막에 형성한다. 그리고, 채널 및 게이트 전극 형성용 홀에 의해 노출된 층간 절연막의 측벽에 스페이서를 형성하고, 이 스페이서 사이의 채널 및 게이트 전극 형성용 홀을 매립하는 단결정 실리콘 패턴을 수직으로 형성한 뒤에 스페이서를 제거한다. 그리고, 단결정 실리콘 패턴의 표면에 게이트 산화막을 형성하고, 이 게이트 산화막을 둘러싸는 게이트 전극을 스페이서가 제거된 공간에 형성한다.
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.097 seconds)
