公开(公告)号：KR100539401B1

公开(公告)日：2005-12-27

申请号：KR1020030051596

申请日：2003-07-25

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  최연익 ,  전병철 ,  지인환 ,  하민우

IPC: H02H3/08

Abstract: 본 발명은 부하의 단락시 전원부의 고전압으로 인해 전력소자가 파괴되는 것을 방지하기 위한 절연게이트형 전력소자의 단락상태 유지를 위한 보호회로에 관한 것이다.
본 발명은 부하의 단락시 전원부의 고전압으로 인해, 상기 부하에 애노드가 연결된 절연게이트형 전력소자가 파괴되는 것을 방지하기 위한 보호회로에 있어서, 게이트가 노드 A에서 상기 게이트절연형 전력소자의 게이트와 연결되고, 상기 애노드 전압을 노드 B로 전달하는 패스 트랜지스터와; 상기 절연게이트형 전력소자의 게이트전극 단자와 상기 노드 B와의 사이에 연결되고, 상기 노드 B에서의 전압이 문턱전압 이상일 경우 상기 노드 A의 전압을 강하시키는 풀-다운(pull-down)부와; 상기 게이트전극 단자의 전압이 0일 경우 상기 노드 B의 전압을 0로 낮추는 리셋 다이오드를 포함하여 구성됨을 특징으로 한다.

公开(公告)号：KR100533687B1

公开(公告)日：2005-12-05

申请号：KR1020040011835

申请日：2004-02-23

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  하민우 ,  최연익 ,  전병철 ,  이승철

IPC: H01L29/70

Abstract: 본 발명은 반도체 스위칭 소자에 관한 것으로, 특히 트렌치 IGBT(Insulated Gate Bipolar Transistor) 구조에 플로팅 PN 접합영역을 구비하여 사이리스트 래치-업 특성을 지닌 이중 게이트 트랜지스터에 관한 것이다.
본 발명의 이중 게이트 트랜지스터는 제1 도전형의 캐소드 영역과 제1 도전형의 플로팅 베이스 영역을 구비하며, 이들 사이의 병목 현상으로 인해 발생하는 JFET 저항(R
JFET )에 의해 빠른 사이리스터 래치-업 동작을 수행하도록 한다. 또한, 상기 제1 도전형의 캐소드 영역과 상기 제1 도전형의 플로팅 베이스 영역 사이의 길이에 의해 조절되는 JFET 저항(R
JFET )의 크기를 조절하여 상기 이중 게이트 트랜지스터의 특성을 제어한다. 본 발명에 의하면, 낮은 순방향 전압 강하 특성과 높은 전류 포화 특성을 갖는 이중 게이트 트랜지스터의 구현이 가능하다.

公开(公告)号：KR1020050110823A

公开(公告)日：2005-11-24

申请号：KR1020040035656

申请日：2004-05-19

Applicant: 삼성전자주식회사 ,  재단법인서울대학교산학협력재단

Inventor： 유봉현 ,  한민구

IPC: G09G3/30

CPC classification number: G09G3/3233 ,  G09G2300/0417 ,  G09G2300/0814 ,  G09G2300/0852 ,  G09G2310/02 ,  G09G2310/0254 ,  G09G2310/0262 ,  G09G2320/043

Abstract: 역방향 전압을 인가하여 트랜지스터의 특성을 유지하기 위한 유기발광소자의 구동소자 및 구동방법과, 이를 갖는 표시패널 및 표시장치가 개시된다. 제1 및 제2 구동부는 유기발광소자에 연결된다. 제1 스위칭부는 제1 프레임 동안 일방향의 제1 데이터 전압을 제1 구동부에 공급하고, 역방향의 제2 데이터 전압을 제2 구동부에 공급한다. 제2 스위칭부는 제2 프레임 동안 제2 데이터 전압을 제1 구동부에 공급하고, 제1 데이터 전압을 제2 구동부에 공급한다. 이에 따라, 트랜지스터의 제어전극에 일정 시간동안에는 일방향 전압을 인가하여 전하를 주입하고, 나머지 시간 동안에는 역방향 전압을 인가하여 트래핑된 전하를 다시 방출하므로써, 트랜지스터의 특성을 지속적으로 유지할 수 있다.

公开(公告)号：KR100505370B1

公开(公告)日：2005-08-03

申请号：KR1020020057281

申请日：2002-09-19

Applicant: 재단법인서울대학교산학협력재단

Inventor： 이재훈 ,  남우진 ,  박기찬 ,  문국철 ,  정상훈 ,  한민구

IPC: G09G3/20

Abstract: 본 발명은 액티브 매트릭스 O-LED의 화소구조에 관한 것으로, 특히 본 발명의 액티브 매트릭스 O-LED의 화소구조는 외부에서 인가되는 스캔 신호에 의해 구동 화소를 선택하며, 데이터 전류가 인가되는 제1 및 제2 스위칭 소자와; 상기 제1 및 제2 스위칭 소자에 의해 인가되는 제어전류에 의해 소정의 전하를 저장하는 커패시터와; 상기 제1 및 제2 스위칭 소자에 의해 선택되며 데이터 전류를 기입하고, 외부 전원이 인가되는 제3 스위칭 소자; 및 상기 제3 스위칭 소자와 미러 구조로 구성되며, 상기 커패시터에 저장된 전하에 의한 전압을 입력받아 전류를 해당 화소에 인가하는 구동 소자를 포함하여 구성됨을 특징으로 한다.

公开(公告)号：KR1020050050916A

公开(公告)日：2005-06-01

申请号：KR1020030084577

申请日：2003-11-26

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  남우진 ,  정상훈

IPC: G02F1/133

Abstract: 본 발명은 액정표시장치를 구동하기 위한 구동회로 중 데이터 드라이버에 관한 것으로, 특히 P-타입 트랜지스터만으로 구현한 액정표시장치의 데이터 드라이버에 관한 것이다.
본 발명에 따른 액정표시장치의 데이터 드라이버는 샘플링 신호를 공급하는 쉬프트 레지스터 어레이와, 상기 샘플링 신호에 응답하여 비디오 데이터를 래치하여 출력하는 래치 어레이와, 상기 래치 어레이의 출력신호에 따라 해당 데이터 라인을 선택하는 디코더 어레이와, 상기 디코더 어레이의 출력신호에 따라 해당 데이터 라인으로 아날로그 전압을 출력하는 전송게이트 어레이를 포함하여 구성됨을 특징으로 한다.

公开(公告)号：KR100485131B1

公开(公告)日：2005-04-25

申请号：KR1020020063873

申请日：2002-10-18

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  최연익 ,  하민우 ,  오재근

IPC: H01L29/70

Abstract: 본 발명은 반도체 소자의 접합 마감(junction termination) 기술에 관한 것으로, 특히 반도체 소자의 항복전압 특성 개선을 위한 실리콘 산화막 트렌치와 전계 제한 확산링(Floating Field Limiting Ring: 이하 FLR이라 칭함)을 이용한 반도체 소자의 접합 마감 구조에 관한 것이다.
본 발명의 접합 마감 구조는 제1 도전형의 반도체층과; 상기 제1 도전형의 반도체층에 형성된 제2 도전형의 주접합영역과; 상기 주접합영역과 간격을 두고, 각각 서로 이격 되어 형성된 적어도 하나 이상의 제2 도전형의 접합 마감 영역(FLR: floating feld limiting ring) 및 소자의 항복전압 특성을 개선하기 위해, 상기 주접합영역과 상기 접합 마감 영역 사이 또는 상기 적어도 하나 이상의 접합 마감 영역들 사이에 형성된 트렌치 구조의 절연층을 포함하는 것을 특징으로 한다.

公开(公告)号：KR1020050012593A

公开(公告)日：2005-02-02

申请号：KR1020030051594

申请日：2003-07-25

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  최연익 ,  전병철 ,  지인환 ,  하민우

IPC: H01L29/74

Abstract: PURPOSE: An emitter switched thyristor having a protection circuit is provided to improve the short-circuit withstanding capability of an EST(Emitter Switched Thyristor). CONSTITUTION: A protection circuit(200) prevents an emitter switched thyristor(100) from being broken due to a high voltage by dropping a gate voltage after detecting a voltage of a floating emitter. A transistor drops a voltage of a node A in case the voltage of the floating emitter increases more than a threshold voltage. A reset diode(202) drops a voltage of a node B in case the voltage of the gate electrode terminal(110) is zero. A resistance device(203) is connected between the gate electrode terminal of the emitter switched thyristor and a second gate electrode(110B).

Abstract translation: 目的：提供具有保护电路的发射极开关晶闸管，以提高EST（发射极开关晶闸管）的短路耐受能力。 构成：保护电路（200）通过在检测到浮动发射极的电压之后降低栅极电压来防止发射极开关晶闸管（100）由于高电压而损坏。 在浮动发射极的电压增加超过阈值电压的情况下，晶体管降低节点A的电压。 在栅电极端子（110）的电压为零的情况下，复位二极管（202）降低节点B的电压。 电阻装置（203）连接在发射极开关晶闸管的栅电极端子和第二栅电极（110B）之间。

公开(公告)号：KR1020040058600A

公开(公告)日：2004-07-05

申请号：KR1020020084935

申请日：2002-12-27

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  박기찬

IPC: G02F1/136

Abstract: PURPOSE: A method for manufacturing a TFT(Thin Film Transistor) is provided to prevent the defects of crystal generating at the source/drain joint portion of a poly-Si TFT when performing a source/drain annealing process. CONSTITUTION: In order to recrystallize a silicon thin film of amorphous source/drain regions(17,18) and electrically activate the injected dopant, the second excimer laser annealing is performed. By the excimer laser annealing to the source/drain, the source/drain regions are polycrystalline silicon thin films which are doped with high concentration as n-type or p-type. In off state, it blocks the injection of minor carrier and in on state, supplies majority carriers and acts as a conductor for connecting the channel of the TFT with a metal wire.

Abstract translation: 目的：提供一种制造TFT（薄膜晶体管）的方法，以防止在进行源极/漏极退火处理时在多晶硅TFT的源极/漏极接合部处产生晶体的缺陷。 构成：为了使非晶质源极/漏极区域（17,18）的硅薄膜重结晶并且电激活注入的掺杂剂，进行第二准分子激光退火。 通过对源极/漏极的准分子激光退火，源/漏区是以高浓度掺杂为n型或p型的多晶硅薄膜。 在关闭状态下，阻止次载波的注入并处于导通状态，供应多数载波并用作将TFT的沟道与金属线连接的导体。

公开(公告)号：KR1020040035131A

公开(公告)日：2004-04-29

申请号：KR1020020063873

申请日：2002-10-18

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  최연익 ,  하민우 ,  오재근

IPC: H01L29/70

Abstract: PURPOSE: A junction termination structure of a semiconductor device is provided to boost a breakdown voltage without increasing a size of the semiconductor device by using a silicon oxide trench and a floating field limiting ring to form the junction termination structure. CONSTITUTION: A junction termination structure of a semiconductor device includes a first conductive type semiconductor layer, a second conductive type active region, one or more second conductive type junction terminal regions, and an insulating layer. The second conductive type active region is formed on the first conductive type semiconductor layer. The second conductive type junction terminal regions are formed at a predetermined position apart from the second conductive type junction terminal regions. The insulating layer is formed between the second conductive type junction terminal regions within the first conductive type semiconductor layer.

Abstract translation: 目的：提供半导体器件的接线端接结构，以通过使用氧化硅沟槽和浮动场限制环来形成接合端接结构来提高击穿电压而不增加半导体器件的尺寸。 构成：半导体器件的接合端接结构包括第一导电类型半导体层，第二导电型有源区，一个或多个第二导电型结端子区和绝缘层。 第二导电型有源区形成在第一导电型半导体层上。 第二导电型结端子区域形成在与第二导电型结端子区域隔开的预定位置处。 绝缘层形成在第一导电类型半导体层内的第二导电型结端子区域之间。

公开(公告)号：KR1020030077187A

公开(公告)日：2003-10-01

申请号：KR1020020016135

申请日：2002-03-25

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  이유상 ,  김수성 ,  오재근 ,  이승철 ,  최연익

IPC: H01L29/74

Abstract: PURPOSE: A horizontal type thyristor is provided to be capable of improving forward current saturation characteristics and obtaining fast switching characteristics for reducing power consumption at turn-off state. CONSTITUTION: A horizontal type thyristor is provided with a substrate(430), an anode and a cathode formed at the upper portion of the substrate, the first N+ type region(402) formed at the lower portion of the anode, a P+ type region(404a) formed at the lower portion of an FOC(Floating Ohmic Contact), and the second N+ type region(404b) formed at the lower portion of the anode for being electrically connected with the P+ region formed at the lower portion of the FOC. At this time, electrons are flowed from the second N+ type region by flowing holes having the same quantity of the electrons into the P+ type region, according to the principle of charge neutrality.

Abstract translation: 目的：提供一种水平型晶闸管，能够提高正向电流饱和特性，并获得快速的开关特性，以减少关断状态下的功耗。 构造：水平型晶闸管设置有形成在基板的上部的基板（430），阳极和阴极，形成在阳极的下部的第一N +型区域（402），P +型区域 形成在FOC（浮动欧姆接触件）的下部的第二N +型区域（404a）和形成在阳极下部的第二N +型区域（404b），用于与形成在FOC的下部的P +区域电连接 。 此时，根据电荷中性原理，电子通过将具有相同量的电子的空穴流入P +型区域而从第二N +型区域流出。