-
公开(公告)号：KR100530261B1
公开(公告)日：2005-11-22
申请号：KR1020030014814
申请日：2003-03-10
Applicant: 한국전자통신연구원
IPC: G10L25/93
Abstract: 본 발명은 노이즈 환경에서도 복잡한 파라메터 계산을 요구하지 않으면서도 높은 성능을 가진 유성음과 무성음 판별장치 및 그 방법에 관한 것이다.
본 발명은 노이즈가 포함된 음성 신호를 주파수영역의 신호로 변환하는 신호 변환부와; 상기 주파수영역 신호로부터 잡음 파워를 추정하는 잡음 파워 추정부; 상기 추정된 잡음 파워를 참조하여 저주파 대역에서 상기 주파수영역 신호의 음성 검출의 결정 규칙을 계산하는 제 1 우도비 계산부; 상기 추정된 잡음 파워를 참조하여 고주파 대역에서 상기 주파수영역 신호의 음성 검출의 결정 규칙을 계산하는 제 2 우도비 계산부; 및 상기 제 1 우도비 계산부와 제 2 우도비 계산부에서 계산된 우도비에 기초하여 유성음/무성음을 결정하는 최종 우도비 검정부를 포함한다. 여기서 제 1 우도비 계산부 및 제 2 우도비 계산부는 통계적 모델을 기초로 하여 각각 저주파 대역과 고주파 대역의 음성 검출의 결정 규칙을 계산하게 된다.-
公开(公告)号：KR1020040056977A
公开(公告)日：2004-07-01
申请号：KR1020020083728
申请日：2002-12-24
Applicant: 한국전자통신연구원
IPC: G10L15/14
CPC classification number: G10L25/78
Abstract: PURPOSE: A voice activity detecting apparatus and method using a complex Laplacian statistical model are provided to compare a Laplacian model to a Gaussian model. CONSTITUTION: A voice activity detector using a complex Laplacian statistical model includes a fast Fourier converter(10), a noise power estimator(20), and a likelihood ratio test calculator(30). The fast Fourier converter performs fast Fourier conversion for an input speech to allow a speech signal of the time domain to be analyzed in the frequency domain. The noise power estimator estimates power of a noise signal from a speech signal contaminated with a noise on the frequency domain, output from the fast Fourier converter. The likelihood ratio test calculator calculates a decision rule of voice activity detection from the power of the noise signal and the complex Laplacian statistical model.
Abstract translation: 目的：提供一种使用复数拉普拉斯统计模型的语音活动检测装置和方法，以将拉普拉斯模型与高斯模型进行比较。 构成：使用复数拉普拉斯统计模型的语音活动检测器包括快速傅里叶变换器（10），噪声功率估计器（20）和似然比测试计算器（30）。 快速傅立叶变换器对输入语音执行快速傅里叶变换，以允许在频域中分析时域的语音信号。 噪声功率估计器从频域的噪声污染的语音信号估计噪声信号的功率，从快速傅里叶变换器输出。 似然比测试计算器根据噪声信号的功率和复数拉普拉斯统计模型计算语音活动检测的判定规则。
-
公开(公告)号：KR1020030013195A
公开(公告)日：2003-02-14
申请号：KR1020010047553
申请日：2001-08-07
Applicant: 한국전자통신연구원
IPC: H01L27/04
Abstract: PURPOSE: A high-Q poly-to-poly capacitor structure for RF ICs is provided to reduce an area of a lower electrode plate to lower parasitic capacitance by using an interdigit structure. CONSTITUTION: A lower electrode plate(23) of a capacitor is formed on a silicon substrate(21). The lower electrode plate(23) is formed with the first polysilicon layer. An upper electrode plate(25) is formed on the lower electrode plate(23). The upper electrode plate(25) is formed with the second polysilicon layer. The upper electrode plate(25) is connected with the first metal layer(28) through a plurality of contacts(27). A contact/the first metal layer/via layer(27/28/29) are sequentially laminated on the lower electrode plate(23). The second metal layer(31) is connected with the via layer(29). The first and the second metal layers(28,31) are connected to each other by using the via layer(29). The lower electrode plate(23) and the upper electrode plate(25) are formed within silicon oxide layers(22,24,26,30). The contact(29) and the first metal layer(28) are formed within the silicon oxide layers(22,24,26,30).
Abstract translation: 目的：提供用于RF IC的高Q多聚电容器结构，以通过使用叉指结构来减小下电极板的面积以降低寄生电容。 构成：在硅衬底（21）上形成电容器的下电极板（23）。 下电极板（23）形成有第一多晶硅层。 上电极板（25）形成在下电极板（23）上。 上电极板（25）形成有第二多晶硅层。 上电极板（25）通过多个触点（27）与第一金属层（28）连接。 接触/第一金属层/通孔层（27/28/29）依次层压在下电极板（23）上。 第二金属层（31）与通孔层（29）连接。 第一和第二金属层（28,31）通过使用通孔层（29）彼此连接。 下电极板（23）和上电极板（25）形成在氧化硅层（22,24,26,30）内。 接触（29）和第一金属层（28）形成在氧化硅层（22,24,26,30）内。
-
-
公开(公告)号：KR1019950010951B1
公开(公告)日：1995-09-26
申请号：KR1019930013968
申请日：1993-07-22
Applicant: 한국전자통신연구원
IPC: G06F13/38
Abstract: The method comprises the steps of informing that a VRTX32 is interrupted at a real time O.S. by paging a sub-routine (UI-ENTER); outputting a null character; checking the internal state register of a USART; if it is for the reception interrupt, checking whether there is a character to be sent; if there is the character to be transferred, sending the character by calling the sub-routine; after finishing to send the character, confirming whether the present reception interrupt is pending or not; if the reception interrupt is pending, receiving the character from the USART; and if the reception interrupt is not pending, returning to the first step.
Abstract translation: 该方法包括以下步骤：通知VRTX32实时中断。 通过分页子程序（UI-ENTER）; 输出空字符; 检查USART的内部状态寄存器; 如果是接收中断，检查是否有要发送的字符; 如果有要转移的字符，则通过调用子程序发送字符; 完成发送字符后，确认当前接收中断是否处于待机状态; 如果接收中断待处理，则从USART接收字符; 并且如果接收中断未被挂起，则返回到第一步。
-
Patent Agency Ranking
公开(公告)号：KR1019940017277A
公开(公告)日：1994-07-26
申请号：KR1019920026104
申请日：1992-12-29
Applicant: 한국전자통신연구원
IPC: H04B1/06
Abstract: 본 발명은 디지탈 수신장치에 관한 것으로, 안테나를 통하여 수신 신호를 입력받는 공대역폭을 갖는 듀플렉서 필터(201)와, 상기 듀플렉서 필터(201)를 지난 수신신호와 발진기(203)의 출력을 혼합하여 중간주파수로 변환시키는 믹싱 수단(202)과, 상기 믹싱 수단(202)을 통해 중간 주파수로 주파수 변환(Dowm conversion)된 신호를 중심주파수를 가변시키면서 협대역 필터링하는 중심주파수 가변 채널필터(204)와, 상기 중심주파수 가변 채널필터(204)를 통과한 신호의 캐리어 주파수를 복원하는 송신 주파수 복조수단(205)과, 상기 송신주파수 복조수단(205)의 출력인 복원된 캐리어 주파수와 상기 중심주파수 채널필터(204)의 출력을 승산하는 승산수단(207)과, 상기 승산수단(207)의 출력을 저역 필터링하는 저역필터(208)와, 상기 저역필터(208)의 출력을 샘플링하여 출력하 는 비트 타이밍 수단(209)과, 상기 송신주파수 복조수단(205)을 통해 상기 승산수단(207)의 출력을 궤환받아 중심주파수 조정전압을 상기 중심 주파수 가변채널 필터(204)로 제공하는 중심주파수 조정수단(206)을 구비한다.
-
公开(公告)号：KR100441985B1
公开(公告)日：2004-07-30
申请号：KR1020010070752
申请日：2001-11-14
Applicant: 한국전자통신연구원
IPC: H01P1/15
CPC classification number: H03H7/0115 , H03H2001/0085
Abstract: The present invention relates to an integrated filter circuit for digitally controlling characteristics of inductor and capacitor to thereby produce a controlled resonant frequency. The integrated circuit includes a number of inductors being connected in series between a high frequency input node and a high frequency output node, a plurality of capacitors each connected to a connection node of said each inductors, a plurality of switches, each connected between each capacitor and a ground and a feedback control unit for controlling the switches by sensing an output signal from the high frequency output node to thereby selectively couple each capacitor to the ground through a selected switches based on the sensed output signal.
Abstract translation: 本发明涉及一种用于数字控制电感器和电容器的特性从而产生受控谐振频率的集成滤波器电路。 集成电路包括串联连接在高频输入节点和高频输出节点之间的多个电感器，多个电容器，每个电容器连接到所述每个电感器的连接节点，多个开关，每个开关连接在每个电容器 以及接地和反馈控制单元，用于通过感测来自高频输出节点的输出信号来控制开关，从而基于感测到的输出信号通过选择的开关选择性地将每个电容器耦合到地。
-
公开(公告)号：KR1020030033395A
公开(公告)日：2003-05-01
申请号：KR1020010065150
申请日：2001-10-22
IPC: H03F1/42
Abstract: PURPOSE: A broadband high gain amplification circuit is provided to maintain a high gain and a bandwidth even though an input frequency is increased. CONSTITUTION: An amplification part(100) amplifies an input signal. An impedance control part(200) constitutes a current mirror by receiving a constant voltage(Vb1), and improves a gain of the amplification part by increasing an output impedance of the amplification part at a half power frequency where the gain of the amplification becomes a half of its peak value. The impedance control part includes an inductor(210) connected to a power supply, and a PMOS(220) having a gate connected to the constant voltage and being connected to the inductor, and a resistor(230) connected between one side of the PMOS and another side of the inductor and connected to another side of the PMOS.
Abstract translation: 目的：提供宽带高增益放大电路，以便即使输入频率增加也能保持高增益和带宽。 构成：放大部分（100）放大输入信号。 阻抗控制部分（200）通过接收恒定电压（Vb1）构成电流镜，并且通过增加放大部分的输出阻抗来提高放大部分的增益，其中放大增益变为 其峰值的一半。 阻抗控制部分包括连接到电源的电感器（210）和具有连接到恒定电压并连接到电感器的栅极的PMOS（220）和连接在PMOS的一侧之间的电阻器（230） 并且电感器的另一侧并且连接到PMOS的另一侧。
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.02 seconds)
