公开(公告)号：GB2522589A

公开(公告)日：2015-07-29

申请号：GB201509409

申请日：2013-08-15

Applicant: IBM

Inventor： CHENG KANGGUO ,  BASKER VEERARAGHAVAN S ,  DORIS BRUCE B ,  KHAKIFIROOZ ALI ,  RIM KERN

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/84 ,  H01L27/12 ,  H01L29/66

Abstract: Methods and structures for forming a localized silicon-on-insulator (SOI) finFET (104) are disclosed. Fins are formed on a bulk substrate (102). Nitride spacers (208) protect the fin sidewalls. A shallow trench isolation region (412) is deposited over the fins. An oxidation process causes oxygen to diffuse through the shallow trench isolation region (412) and into the underlying silicon. The oxygen reacts with the silicon to form oxide, which provides electrical isolation for the fins. The shallow trench isolation region is in direct physical contact with the fins and/or the nitride spacers that are disposed on the fins.

公开(公告)号：GB2512240B

公开(公告)日：2015-11-04

申请号：GB201411669

申请日：2012-11-01

Applicant: IBM

Inventor： BASKER VEERARAGHAVAN S ,  BU HUIMING ,  LEOBANDUNG EFFENDI ,  STANDAERT THEODORUS ,  YAMASHITA TENKO ,  YEH CHUN-CHEN

IPC: H01L29/66 ,  H01L27/088

Abstract: FinFETS and methods for making FinFETs with a recessed stress liner. A method includes providing an SOI substrate with fins, forming a gate over the fins, forming an off-set spacer on the gate, epitaxially growing a film to merge the fins, depositing a dummy spacer around the gate, and recessing the merged epi film. Silicide is then formed on the recessed merged epi film followed by deposition of a stress liner film over the FinFET. By using a recessed merged epi process, a MOSFET with a vertical silicide (i.e. perpendicular to the substrate) can be formed. The perpendicular silicide improves spreading resistance.

公开(公告)号：GB2524414A

公开(公告)日：2015-09-23

申请号：GB201511020

申请日：2013-12-06

Applicant: IBM

Inventor： BASKER VEERARAGHAVAN S ,  LEOBANDUNG EFFENDI ,  YAMASHITA TENKO ,  YEH CHUN-CHEN

IPC: H01L29/66 ,  H01L29/78

Abstract: A FinFET structure is formed by forming a hardmask layer on a substrate including a silicon-containing layer on an insulating layer. The hardmask layer includes first, second and third layers on the silicon-containing layer. An array of fins is formed from the hardmask layer and the silicon-containing layer. A gate is formed covering a portion but not all of a length of each of the array of fins. The portion covers each of the fins in the array. The gate defines source/drain regions on either side of the gate. A spacer is formed on each side of the gate, the forming of the spacer performed to remove the third layer from portions of the fins in the source/drain regions. The second layer of the hardmask layer is removed from the portions of the fins in the source/drain regions, and the fins in the source/drain regions are merged.

公开(公告)号：GB2512240A

公开(公告)日：2014-09-24

申请号：GB201411669

申请日：2012-11-01

Applicant: IBM

Inventor： BASKER VEERARAGHAVAN S ,  BU HUIMING ,  LEOBANDUNG EFFENDI ,  STANDAERT THEODORUS ,  YAMASHITA TENKO ,  YEH CHUN-CHEN

IPC: H01L29/66 ,  H01L27/088

Abstract: FinFETS and methods for making FinFETs with a recessed stress liner. A method includes providing an SOI substrate with fins, forming a gate over the fins, forming an off-set spacer on the gate, epitaxially growing a film to merge the fins, depositing a dummy spacer around the gate, and recessing the merged epi film. Silicide is then formed on the recessed merged epi film followed by deposition of a stress liner film over the FinFET. By using a recessed merged epi process, a MOSFET with a vertical silicide (i.e. perpendicular to the substrate) can be formed. The perpendicular silicide improves spreading resistance.

公开(公告)号：DE112012004934T5

公开(公告)日：2014-09-11

申请号：DE112012004934

申请日：2012-12-24

Applicant: IBM

Inventor： BRYANT ANDRES ,  BASKER VEERARAGHAVAN S ,  LEOBANDUNG EFFENDI ,  LIN CHUNG-HSUN ,  STANDAERT THEORDORUS E ,  BU HUIMING ,  HAENSCH WILFRIED ,  YAMASHITA TENKO ,  YEH CHUN-CHEN

IPC: H01L27/12 ,  H01L21/336 ,  H01L29/78

Abstract: Es wird ein Verfahren zur Fertigung einer FinFET-Einheit bereitgestellt. Über einer BOX-Schicht werden Rippenstrukturen gebildet. Die Rippenstrukturen weisen eine Halbleiterschicht auf und verlaufen in eine erste Richtung. Auf der BOX-Schicht wird über den Rippenstrukturen ein Gate-Stapel gebildet, der in eine zweite Richtung verläuft. Der Gate-Stapel weist eine High-k-Dielektrikumsschicht und ein Metall-Gate auf. Auf Seitenwänden des Gate-Stapels werden Gate-Abstandshalter gebildet, und eine Epi-Schicht wird abgeschieden, um die Rippenstrukturen miteinander zu verschmelzen. Ionen werden implantiert, um Source- und Drain-Gebiete zu bilden, und auf Seitenwänden der Gate-Abstandshalter werden Dummy-Abstandshalter gebildet. Die Dummy-Abstandshalter werden als Maske zur Vertiefung oder vollständigen Entfernung eines freiliegenden Abschnitts der Epi-Schicht verwendet. Durch Silicidierung werden Silicid-Gebiete gebildet, die an die Source- und Drain-Gebiete angrenzen und jeweils einen vertikalen Abschnitt aufweisen, der auf der vertikalen Seitenwand des Source- oder Drain-Gebiets liegt.

公开(公告)号：DE112012004932T5

公开(公告)日：2014-09-11

申请号：DE112012004932

申请日：2012-11-01

Applicant: IBM

Inventor： BU HUIMING ,  LEOBANDUNG EFFENDI ,  STANDAERT THEODORUS E ,  YEH CHUN-CHEN ,  BASKER VEERARAGHAVAN S ,  YAMASHITA TENKO

IPC: H01L27/088

Abstract: FinFETs und Verfahren zur Herstellung von FinFETs mit einer vertieften Verspannungsschicht. Ein Verfahren schließt das Bereitstellen eines SOI-Substrats mit Rippen, das Bilden eines Gates über den Rippen, das Bilden eines Versatz-Abstandshalters auf dem Gate, das epitaktische Züchten einer Dünnschicht zum Verschmelzen der Rippen, das Abscheiden eines Dummy-Abstandshalters um das Gate herum und das Vertiefen der verschmolzenen epitaktischen Dünnschicht ein. Auf der vertieften verschmolzenen epitaktischen Dünnschicht wird dann ein Silicid gebildet, gefolgt von der Abscheidung einer Verspannungsdünnschicht über dem FinFET. Durch Verwenden eines Prozesses mit vertiefter und verschmolzener Epitaxieschicht kann ein MOSFET mit einem vertikalen Silicid (d. h., senkrecht zum Substrat) gebildet werden. Das senkrechte Silicid verbessert den Ausbreitungswiderstand.

公开(公告)号：GB2511445A

公开(公告)日：2014-09-03

申请号：GB201408705

申请日：2012-12-24

Applicant: IBM

Inventor： BRYANT ANDRES ,  BASKER VEERARAGHAVAN S ,  BU HUIMING ,  LEOBANDUNG EFFENDI ,  HAENSCH WILFRIED ,  LIN CHUNG-HSUN ,  STANDAERT THEORDORUS E ,  YAMASHITA TENKO ,  YEH CHUN-CHEN

IPC: H01L29/417 ,  H01L29/66

Abstract: A method is provided for fabricating a finFET device. Fin structures are formed over a BOX layer. The fin structures include a semiconductor layer and extend in a first direction. A gate stack is formed on the BOX layer over the fin structures and extending in a second direction. The gate stack includes a high-K dielectric layer and a metal gate. Gate spacers are formed on sidewalls of the gate stack, and an epi layer is deposited to merge the fin structures. Ions are implanted to form source and drain regions, and dummy spacers are formed on sidewalls of the gate spacers. The dummy spacers are used as a mask to recess or completely remove an exposed portion of the epi layer. Silicidation forms silicide regions that abut the source and drain regions and each include a vertical portion located on the vertical sidewall of the source or drain region.