公开(公告)号：DE102012212184A1

公开(公告)日：2013-01-31

申请号：DE102012212184

申请日：2012-07-12

Applicant: IBM

Inventor： BEDELL STEPHEN W ,  HEKMATSHOARTABARI BAHMAN ,  SADANA DEVENDRA K ,  SHAHRJERDI DAVOOD

IPC: H01L31/18 ,  H01L31/0693 ,  H01L31/072

Abstract: Es werden Solarzellenstrukturen bereitgestellt, die durch epitaxiales Wachstum von Silicium auf einer Gruppe-III/V-Substratschicht bei niedrigen Temperaturen einen höheren Wirkungsgrad beim Sammeln von Ladungsträgern aufweisen. Außerdem beinhaltet eine Solarzellenstruktur mit einer verbesserten Leerlaufspannung eine Gruppe-III/V-Emitterschicht mit dünner Grenzschicht, die durch epitaxiale Beschichtung oder Diffusion gebildet wird und auf die anschließend durch epitaxiale Beschichtung SixGe1-x absiviert wird.

公开(公告)号：DE112015000221B4

公开(公告)日：2025-04-17

申请号：DE112015000221

申请日：2015-01-20

Applicant: IBM

Inventor： HEKMATSHOARTABARI BAHMAN ,  SHAHIDI GHAVAM G

IPC: H10D30/87 ,  H10D30/67 ,  H10D30/80 ,  H10D30/83 ,  H10D84/86

Abstract: Übergangs-Feldeffekttransistor, JFET, (100a; 100b; 800a, 800b, 1020; 1200a; 1200b), der aufweist:einen Kanal-Bereich; undeinen Gate-Bereich;wobei:der Gate-Bereich einen ersten Gate-Sub-Bereich und einen zweiten Gate-Sub-Bereich beinhaltet;der erste Gate-Sub-Bereich einen Übergang mit dem Kanal-Bereich bildet;der zweite Gate-Sub-Bereich einen Übergang mit dem ersten Gate-Sub-Bereich bildet;der Kanal-Bereich und der zweite Gate-Sub-Bereich ein Material (104, 114; 814, 114; 114a-c) eines ersten Leitfähigkeitstyps beinhalten, der ein p-Typ ist; undder erste Gate-Sub-Bereich ein Material (112; 812, 112; 112a-c) eines zweiten Leitfähigkeitstyps beinhaltet, der sich von dem ersten Leitfähigkeitstyp unterscheidet, wobei der Gate-Bereich einen p/i/n/i/p-, p/i/n/p- oder p/n/i/p-Übergang mit dem Kanal-Bereich (114, 110b, 112, 110a, 104; 814, 114, 110b, 812, 112, 110a, 104; 114c-a, 110b, 112a-c, 110a, 104; 1007, 1006, 1003c, 1002b) bildet.

公开(公告)号：DE112020006238T5

公开(公告)日：2022-11-17

申请号：DE112020006238

申请日：2020-12-04

Applicant: IBM

Inventor： REZNICEK ALEXANDER ,  HEKMATSHOARTABARI BAHMAN ,  ANDO TAKASHI

IPC: H01L27/24 ,  H01L21/8234 ,  H01L21/8239 ,  H01L27/085

Abstract: Eine Zwei-Transistoren-Zwei-Widerstände(2T2R)-Struktur eines resistiven Speichers mit wahlfreiem Zugriff (ReRAM) und ein Verfahren für ein Bilden derselben weist zwei vertikale Feldeffekttransistoren (VFETs) auf, die auf einem Substrat (102) ausgebildet sind, wobei jeder VFET einen epitaxialen Bereich (410) aufweist, der sich über einem Kanalbereich (302) und unter einer dielektrischen Abdeckung (308) befindet. Der epitaxiale Bereich (410) weist zwei gegenüberliegende hervorstehende Bereiche mit einer dreieckigen Form auf, die sich horizontal über den Kanalbereich (302) hinaus erstrecken. Ein Metall-Gate-Material (602) ist auf und um den Kanalbereich (302) herum angeordnet. Ein Teilbereich des Metall-Gate-Materials (602) befindet sich zwischen den zwei VFETs. Ein ReRAM-Stapel ist innerhalb von zwei Öffnungen (1010) benachbart zu einer Seite jedes VFET abgeschieden, die dem Teilbereich des Metall-Gate-Materials (602) gegenüberliegt, der sich zwischen den zwei VFETs befindet. Ein Teilbereich des epitaxialen Bereichs (410), der sich in einem direkten Kontakt mit dem ReRAM-Stapel befindet, wirkt als eine untere Elektrode für die ReRAM-Struktur.

公开(公告)号：AU2021288546A1

公开(公告)日：2022-11-10

申请号：AU2021288546

申请日：2021-06-02

Applicant: IBM

Inventor： REZNICEK ALEXANDER ,  HEKMATSHOARTABARI BAHMAN ,  BALAKRISHNAN KARTHIK

IPC: H01L21/02 ,  H01L21/82 ,  H01L27/08 ,  H01L27/24

Abstract: One or more gated nanosheet diodes are disposed on a substrate and made from a nanosheet structure. A first (second) source/drain (S/D) is disposed on the substrate. The first (second) S/D has a first (second) S/D doping concentration with a first (second) S/D doping type. One or more p-n junctions form one or more respective diodes. There is a first side and a second side of each of the p- n junctions. The first (second) sides of the p-n junctions electrically and physically connect to the first (second) S/Ds and have the same type of doping, respectively. A gate stack, made of a gate dielectric layer and a gate metal, interfaces and surrounds each of the p-n junctions.

公开(公告)号：AU2020410300A1

公开(公告)日：2022-05-26

申请号：AU2020410300

申请日：2020-12-04

Applicant: IBM

Inventor： REZNICEK ALEXANDER ,  HEKMATSHOARTABARI BAHMAN ,  ANDO TAKASHI

IPC: H01L29/66

Abstract: A two-transistor-two-resistor (2T2R) resistive random access memory (ReRAM) structure, and a method for forming the same includes two vertical field effect transistors (VFETs) formed on a substrate (102), each VFET includes an epitaxial region (410) located above a channel region (302) and below a dielectric cap(308). The epitaxial region (410) includes two opposing protruding regions of triangular shape that extend horizontally beyond the channel region (302). A metal gate material (602) is disposed on and around the channel region (302). A portion of the metal gate material (602) is located between the two VFETs. A ReRAM stack is deposited within two openings (1010) adjacent to a side of each VFET that is opposing the portion of the metal gate material (602) located between the two VFETs. A portion of the epitaxial region (410) in direct contact with the ReRAM stack acts as a bottom electrode for the ReRAM structure.

公开(公告)号：DE112020001000T5

公开(公告)日：2021-12-09

申请号：DE112020001000

申请日：2020-05-11

Applicant: IBM

Inventor： HEKMATSHOARTABARI BAHMAN ,  SHAHIDI GHAVAM

IPC: G06F7/58

Abstract: Es werden ein CMOS-kompatibler Zufallszahlengenerator mit hoher Geschwindigkeit und geringer Leistungsaufnahme und Techniken für dessen Verwendung bereitgestellt. In einem Aspekt umfasst ein Zufallszahlengenerator Folgendes: eine Rauschverstärkungseinheit, die so konfiguriert ist, dass sie ein verstärktes Rauschsignal erzeugt, wobei die Rauschverstärkungseinheit Rauschverstärkungseinheitstransistoren mit einer Schwellenspannung (Vt,amp) von etwa 0 aufweist; und eine Datenverarbeitungseinheit, die so konfiguriert ist, dass sie das verstärkte Rauschsignal von der Rauschverstärkungseinheit verarbeitet, um einen Strom von Zufallszahlen zu erzeugen, wobei die Datenverarbeitungseinheit Datenverarbeitungseinheitstransistoren mit Absolutwerten einer Vt,computeaufweist, die größer sind als die Vt,ampder Rauschverstärkungseinheitstransistoren in der Rauschverstärkungseinheit. Bei digitalen Umsetzungen kann ein Analog-Digital-Wandler eingesetzt werden, der so konfiguriert ist, dass er das verstärkte Rauschsignal digitalisiert. Bei analogen Umsetzungen kann eine Abtast- und Halteschaltung eingesetzt werden, die so konfiguriert ist, dass sie das verstärkte Rauschsignal abtastet. Ein Verfahren zur Erzeugung von Zufallszahlen wird ebenfalls bereitgestellt.

公开(公告)号：DE102013211231A1

公开(公告)日：2014-01-02

申请号：DE102013211231

申请日：2013-06-17

Applicant: IBM

Inventor： HEKMATSHOARTABARI BAHMAN ,  KHAKIFIROOZ ALI ,  SHAHIDI GHAVAM ,  SHAHRJERDI DAVOOD

IPC: H01L31/0236 ,  H01L31/0687 ,  H01L31/0725 ,  H01L31/18

Abstract: Ein Verfahren zum Bilden einer Tandem-Fotovoltaikeinheit beinhaltet ein Bereitstellen einer Germaniumschicht und ein Ätzen pyramidenartiger Formen in der Germaniumschicht derart, dass (111)-Kristallflächen freigelegt werden, um eine texturierte Oberfläche zu bilden. Auf oder oberhalb der texturierten Oberfläche wird aus III–V-Halbleitermaterialien ein erster p-n-Übergang gebildet. Oberhalb des ersten p-n-Übergangs wird aus III–V-Halbleitermaterialien ein weiterer p-n-Übergang gebildet, der der texturierten Oberfläche folgt.

公开(公告)号：DE102012025773B3

公开(公告)日：2022-12-01

申请号：DE102012025773

申请日：2012-07-12

Applicant: IBM

Inventor： BEDELL STEPHEN W ,  HEKMATSHOARTABARI BAHMAN ,  SADANA DEVENDRA K ,  SHAHRJERDI DAVOOD

IPC: H01L31/074

Abstract: Solarzellenstruktur (60), die Folgendes umfasst:eine p-leitende Gruppe-III/V-Substratschicht (12);eine an die Substratschicht (12) angrenzende n+-leitende Gruppe-III/V-Emitterschicht (62);eine an die Emitterschicht (62) angrenzende epitaxiale n+leitende Schicht (64), wobei die epitaxiale n+-leitende Schicht (64) SixGe1-xumfasst und wobei x zwischen 0 und 1 liegt;eine an die epitaxiale n+-leitende Schicht (64) angrenzende intrinsische amorphe Halbleiterschicht (66), die aus SiyGe1-y:H besteht, wobei y zwischen 0 und 1 liegt, undeine transparente leitende Schicht (20) oberhalb der intrinsischen amorphen Halbleiterschicht (66).

公开(公告)号：DE102017125970A1

公开(公告)日：2018-05-09

申请号：DE102017125970

申请日：2017-11-07

Applicant: IBM

Inventor： HEKMATSHOARTABARI BAHMAN ,  SHAHIDI GHAVAM G

IPC: G09G3/3225 ,  H01L27/32

Abstract: Eine Pixelschaltung enthält eine erste Kondensator-und-Dioden-Stufe, die mit einem Gate-Anschluss eines ersten Transistors und Masse verbunden ist, die eine Auswahleingabe empfängt. Eine Datenleitung ist mit einem ersten Source/Drain-Anschluss des ersten Transistors verbunden und ein zweiter Source/Drain-Anschluss des ersten Transistors ist mit einem Gate-Anschluss eines zweiten Transistors verbunden. Der zweite Transistor hat einen Drain-Anschluss, der mit einer Versorgungsspannung verbunden ist, und einen Source-Anschluss, der mit einem Widerstand verbunden ist. Der Widerstand ist mit einer organischen Leuchtdiode (OLED) verbunden, die mit der Masse verbunden ist.

公开(公告)号：GB2496970B

公开(公告)日：2014-06-11

申请号：GB201220562

申请日：2012-11-15

Applicant: IBM

Inventor： HEKMATSHOARTABARI BAHMAN ,  SHAHRJERDI DAVOOD ,  BEDELL STEPHEN ,  SADANA DEVENDRA ,  SHAHIDI GHAVAM G

IPC: H01L27/15 ,  H01L27/12 ,  H01L33/00 ,  H01L33/62

Abstract: A method of forming an active matrix, light emitting diode (LED) array includes removing, from a base substrate, a layer of inorganic LED material originally grown thereupon; and bonding the removed layer of inorganic LED material to an active matrix, thin film transistor (TFT) backplane array.