公开(公告)号：DE102009059236A1

公开(公告)日：2010-07-01

申请号：DE102009059236

申请日：2009-12-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： EWE HENRIK ,  MAHLER JOACHIM ,  PRUECKL ANTON

IPC: H01L21/58 ,  H01L21/60 ,  H01L23/485

Abstract: Die Erfindung betrifft ein Verfahren zum Herstellen eines Bauelements (100), wobei mehrere Module (10) bereitgestellt werden, jedes der Module (10) einen Träger (11) und mindestens einen an dem Träger (11) angebrachten Halbleiterchip (12) umfasst, eine dielektrische Schicht (13) auf den Modulen (10) aufgebracht wird, um ein Werkstück (14) auszubilden, die dielektrische Schicht (13) strukturiert wird, um mindestens einen der Halbleiterchips (12) zu öffnen, und das Werkstück (14) vereinzelt wird, um mehrere Bauelemente (100) zu erhalten.

公开(公告)号：DE102008039389A1

公开(公告)日：2009-04-16

申请号：DE102008039389

申请日：2008-08-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAHLER JOACHIM ,  EWE HENRIK ,  MENGEL MANFRED

IPC: H01L25/16 ,  H01L21/48 ,  H01L21/60

Abstract: A semiconductor device and method is disclosed. One embodiment provides a substrate and a first semiconductor chip applied over the substrate. A first electrically conductive layer is applied over the substrate and the first semiconductor chip. A first electrically insulating layer is applied over the first electrically conductive layer. A second electrically conductive layer is applied over the first electrically insulating layer.

公开(公告)号：DE102005041174A1

公开(公告)日：2007-03-15

申请号：DE102005041174

申请日：2005-08-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OTREMBA RALF ,  EWE HENRIK ,  HOEGLAUER JOSEF ,  HUBER ERWIN

IPC: H01L25/07 ,  H01L23/48

公开(公告)号：DE102012100243B4

公开(公告)日：2021-06-10

申请号：DE102012100243

申请日：2012-01-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： EWE HENRIK ,  MAHLER JOACHIM ,  PRUECKL ANTON ,  LANDAU STEFAN

IPC: H01L25/16 ,  H01L23/485

Abstract: Anordnung, umfassend:einen ersten Halbleiterchip, der eine erste Kontaktstelle auf einer ersten Seite umfasst;einen zweiten Halbleiterchip, der eine erste Kontaktstelle auf einer ersten Seite umfasst, wobei der zweite Halbleiterchip über dem ersten Halbleiterchip platziert ist und die erste Seite des ersten Halbleiterchips der ersten Seite des zweiten Halbleiterchips zugewandt ist; genau eine Schicht aus einem elektrisch leitfähigen Material, die zwischen dem ersten Halbleiterchip und dem zweiten Halbleiterchip angeordnet ist, wobei die genau eine Schicht aus einem elektrisch leitfähigen Material die erste Kontaktstelle des ersten Halbleiterchips elektrisch mit der ersten Kontaktstelle des zweiten Halbleiterchips koppelt;eine Passivierungsschicht, die einen Teil der ersten Seite des ersten Halbleiterchips außerhalb der ersten Kontaktstelle überdeckt; undeinen auf der Passivierungsschicht angebrachten dritten Halbleiterchip,wobei der erste und der zweite Halbleiterchip jeweils Leistungs-Halbleiterchips sind, und wobei der dritte Halbleiterchip dazu ausgelegt ist, den ersten und den zweiten Halbleiterchip zu steuern.

公开(公告)号：DE102009013818B4

公开(公告)日：2019-05-09

申请号：DE102009013818

申请日：2009-03-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OTREMBA RALF ,  EWE HENRIK ,  SCHIESS KLAUS ,  MENGEL MANFRED

IPC: H01L23/492 ,  H01L21/60 ,  H01L23/538

Abstract: Verfahren, umfassend:Bereitstellen eines Trägers (10) mit einer ersten leitenden Schicht (11), einer ersten isolierenden Schicht (12) über der ersten leitenden Schicht (11) und mindestens einer Durchgangsverbindung (13) von einer ersten Seite (14) der ersten isolierenden Schicht (12) zu einer zweiten Seite (15) der ersten isolierenden Schicht (12), wobei externe Kontaktstellen (24) aus der ersten leitenden Schicht (11) ausgebildet sind;Anbringen von mindestens zwei Leistungs-Halbleiterchips (16; 17) an dem Träger (10);Aufbringen einer zweiten isolierenden Schicht (18) über dem Träger (10);Öffnen der zweiten isolierenden Schicht (18), bis der Träger (10) freigelegt ist;Abscheiden einer Metallschicht (20) über der geöffneten zweiten isolierenden Schicht (18); undTrennen der mindestens zwei Leistungs-Halbleiterchips (16; 17) nach dem Abscheiden der Metallschicht (20),wobei jeder der mindestens zwei Leistungs-Halbleiterchips (16; 17) eine erste Elektrode (26) auf einer dem Träger (10) zugewandten ersten Oberfläche (27) und eine zweite Elektrode (28) auf einer der ersten Oberfläche (27) gegenüberliegenden zweiten Oberfläche (29) aufweist, unddie erste Elektrode (26) über die mindestens eine Durchgangsverbindung (13) mit einer der externen Kontaktstellen (24) elektrisch leitend verbunden ist und die zweite Elektrode (28) über die Metallschicht (20) mit einer weiteren der externen Kontaktstellen (24) elektrisch leitend verbunden ist.

公开(公告)号：DE102008046407B4

公开(公告)日：2015-12-03

申请号：DE102008046407

申请日：2008-09-09

Applicant: INFINEON TECHNOLOGIES AG

Inventor： EWE HENRIK ,  MUELLER-HIPPER ANDREAS ,  PUESCHNER FRANK ,  STAMPKA PETER

IPC: G06K19/077 ,  H01Q1/36

Abstract: Datenträger 10 für kontaktlose Datenübertragung mit einem Substrat 20, einem Chip 30 mit wenigstens einer Anschlussfläche 35, wobei der Chip 30 mit seiner der Anschlussfläche 35 abgewandten Seite auf dem Substrat 20 angeordnet ist und eine erste kupferkaschierten Prepreg-Lage 40 auf dem Chip 30 und zumindest teilweise auf dem Substrat 20 angeordnet ist und eine Kontaktöffnung 45 zu der Anschlussfläche 35 aufweist. Eine Durchkontaktierung 50 befindet sich innerhalb der Kontaktöffnung 45 zur Herstellung einer elektrisch leitfähigen Verbindung zwischen der Anschlussfläche 35 des Chips 30 und der Kupferschicht der ersten kupferkaschierten Prepreg-Lage 40, wobei eine erste Antennenstruktur 48 in der Kupferschicht der ersten kupferkaschierten Prepreg-Lage 40 ausgebildet ist.

公开(公告)号：DE102008045338B4

公开(公告)日：2014-05-15

申请号：DE102008045338

申请日：2008-09-01

Applicant: INFINEON TECHNOLOGIES AG

Inventor： EWE HENRIK ,  MAHLER JOACHIM ,  MENGEL MANFRED ,  ENGL REIMUND ,  HÖGLAUER JOSEF ,  DANGELMAIER JOCHEN

IPC: H01L23/485 ,  H01L21/60 ,  H01L23/28

Abstract: Halbleiterbauelement (300), umfassend: einen TSLP-Träger (10), der mehrere Kontaktpads (202, 203, 204) aufweist; einen an einem Kontaktpad (203) des TSLP-Trägers (10) angebrachten Halbleiterchip (12) mit einem ersten Chipkontakt (14) und einem zweiten Chipkontakt (15); eine erste Leitung (16) mit einer ersten Dicke, die über dem Halbleiterchip (12) und dem Träger (10) sowie auf einer isolierenden Stützschicht (20) abgeschieden ist und elektrisch an den ersten Chipkontakt (14) sowie an ein Kontaktpad (201) oder einen weiteren Halbleiterchip (12-2) gekoppelt ist; eine zweite Leitung (17) mit einer zweiten Dicke, die über dem Halbleiterchip (12) und dem TSLP-Träger (10) sowie auf der isolierenden Stützschicht (20) abgeschieden ist und elektrisch an den zweiten Chipkontakt (15) sowie an ein Kontaktpad (202) des Trägers (10) gekoppelt ist, wobei die zweite Leitung (17) aus einem Basisteil (17a), der im gleichen Fabrikationsprozess wie die erste Leitung (16) abgeschieden ist, und einem zweiten Teil (17b), der die zweite Leitung (17) verstärkt, um die zweite Dicke zu erhalten, besteht, wobei die erste Dicke kleiner ist als die zweite Dicke; eine isolierende Barrierenschicht (18) aus Polymermaterial, die die erste Leitung (16) bedeckt und die zweite Leitung (17) bei der Abscheidung des zweiten Teils (17b) unbedeckt läßt, wobei die isolierende Barrierenschicht (18) auf der ersten Leitung (16) abgeschieden ist; und ein Vergussmaterial (206), das den Halbleiterchip (12) und die erste (16) und die zweite (17) Leitung kapselt und die erste (16) und die zweite (17) Leitung nach außen abdeckt.

公开(公告)号：DE102012100243A1

公开(公告)日：2012-07-26

申请号：DE102012100243

申请日：2012-01-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： EWE HENRIK ,  MAHLER JOACHIM ,  PRUECKL ANTON ,  LANDAU STEFAN

IPC: H01L25/16 ,  H01L23/485

Abstract: Eine Anordnung umfasst einen ersten Halbleiterchip mit einer ersten Kontaktstelle auf einer ersten Seite und einen zweiten Halbleiterchip mit einer erite Halbleiterchip wird über dem ersten Halbleiterchip platziert, wobei die erste Seite des ersten Halbleiterchips der ersten Seite des zweiten Halbleiterchips zugewandt ist. Zwischen dem ersten Halbleiterchip und dem zweiten Halbleiterchip ist genau eine Schicht aus einem elektrisch leitfähigen Material angeordnet. Die genau eine Schicht aus einem elektrisch leitfähigen Material koppelt die erste Kontaktstelle des ersten Halbleiterchips elektrisch mit der ersten Kontaktstelle des zweiten Halbleiterchips.

公开(公告)号：DE102011053360A1

公开(公告)日：2012-03-15

申请号：DE102011053360

申请日：2011-09-07

Applicant: INFINEON TECHNOLOGIES AG

Inventor： EDER ANDREAS ,  EWE HENRIK ,  LANDAU STEFAN ,  MAHLER JOACHIM

IPC: H01L33/62 ,  H01L25/16 ,  H01L33/56

Abstract: Ein Verfahren und ein System für ein zuverlässiges LED-Halbleiterbauelement werden bereitgestellt. Bei einer Ausführungsform umfasst das Bauelement einen Träger, eine auf dem Träger angeordnete Leuchtdiode, ein über der Leuchtdiode und dem Träger angeordnetes Kapselungsmaterial, mindestens eine in dem Kapselungsmaterial ausgebildete Durchverbindung und eine über der mindestens einen Durchverbindung angeordnete und strukturierte Metallisierungsschicht.

公开(公告)号：DE102009004451A1

公开(公告)日：2009-08-13

申请号：DE102009004451

申请日：2009-01-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BEER GOTTFRIED ,  EWE HENRIK ,  MENGEL MANFRED ,  NIKITIN IVAN

IPC: H01L21/60 ,  H01L23/50

Abstract: This application relates to a method of manufacturing an electronic device comprising placing a first chip on a carrier; applying an insulating layer over the first chip and the carrier; applying a metal ions containing solution to the insulating layer for producing a first metal layer of a first thickness; and producing a second metal layer of a second thickness on the insulating layer wherein at least one of the first metal layer and the second metal layer comprises at least a portion that is laterally spaced apart from the respective other metal layer.