公开(公告)号：AT457084T

公开(公告)日：2010-02-15

申请号：AT98966794

申请日：1998-12-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PFIRSCH FRANK ,  SCHAEFFER CARSTEN

IPC: H01L29/78 ,  H01L21/331 ,  H01L21/336 ,  H01L29/04 ,  H01L29/06 ,  H01L29/10 ,  H01L29/423 ,  H01L29/739

Abstract: A field effect transistor configuration with a trench gate electrode and a method for producing the same. An additional highly doped layer is provided in the body region under the source. The layer is used for influencing the conductibility of the source or the threshold voltage in the channel region. Breakdown currents and latch-up effects can thereby be prevented.

公开(公告)号：DE102007003812A1

公开(公告)日：2008-08-07

申请号：DE102007003812

申请日：2007-01-25

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FOERSTER CHRISTIAN ,  EHRENTRAUT GEORG ,  PFIRSCH FRANK ,  RAKER THOMAS

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/739

Abstract: A semiconductor device having a trench gate and method for manufacturing is disclosed. One embodiment includes a first semiconductor area and a second semiconductor area, a semiconductor body area between the first semiconductor area and the second semiconductor area, and a gate arranged in a trench and separated from the semiconductor body by an insulation layer, wherein the trench has a top trench portion which extends from the semiconductor surface at least to a depth which is greater than a depth of the first semiconductor area, wherein the trench further has a bottom trench portion extending subsequent to the top trench portion at least up to the second semiconductor area, and wherein the top trench portion has a first lateral dimension and the bottom trench portion has a second lateral dimension which is greater than the first lateral dimension.

公开(公告)号：DE10239862B4

公开(公告)日：2007-03-15

申请号：DE10239862

申请日：2002-08-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PFIRSCH FRANK ,  HIRLER FRANZ ,  LANTIER ROBERTA

IPC: H01L21/336 ,  H01L29/08 ,  H01L29/10 ,  H01L29/78

公开(公告)号：DE10333556B4

公开(公告)日：2006-07-06

申请号：DE10333556

申请日：2003-07-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： TIHANYI JENOE ,  PFIRSCH FRANK ,  AUERBACH FRANZ

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/08 ,  H01L29/41 ,  H01L29/78

公开(公告)号：DE10361135A1

公开(公告)日：2005-07-28

申请号：DE10361135

申请日：2003-12-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HIRLER FRANZ ,  PFIRSCH FRANK

IPC: H01L21/265 ,  H01L21/336 ,  H01L29/08 ,  H01L29/78

Abstract: A production process for a trench transistor comprises forming an epilayer (11), trench (14), gate dielectric (15) and gate electrode (16) with the transistor in an n-substrate (10) and with a p-body region (20) by the trench and an n-source (13). An n-drift drain (12) is formed by high-energy implant and the base of the trench projects into this region. An independent claim is also included for a trench transistor formed as above.

公开(公告)号：DE10333556A1

公开(公告)日：2005-03-03

申请号：DE10333556

申请日：2003-07-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： TIHANYI JENOE ,  PFIRSCH FRANK ,  AUERBACH FRANZ

IPC: H01L29/06 ,  H01L29/08 ,  H01L29/41 ,  H01L29/739 ,  H01L29/78

Abstract: A semiconductor element comprises a semiconductor body (20) with active zones (1,2) on the front surface and an electrode (3) on the rear surface. There is a highly-doped and/or metallic conductive region in the region (6) of the rear side but separated from it.

公开(公告)号：DE10258467B3

公开(公告)日：2004-09-30

申请号：DE10258467

申请日：2002-12-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HENNINGER RALF ,  HIRLER FRANZ ,  ZUNDEL MARKUS ,  PFIRSCH FRANK

IPC: H01L21/265 ,  H01L21/329 ,  H01L21/336 ,  H01L21/337 ,  H01L29/06 ,  H01L29/10 ,  H01L29/40 ,  H01L29/423 ,  H01L29/78 ,  H01L29/808 ,  H01L29/872 ,  H01L29/861

Abstract: Power semiconductor component comprises semiconductor body (1,2) having trenches (4,5) with sidewalls inserted from upper surface of body, drift zone formed in regions bordering trenches, and field electrode (15). Field electrode is formed in lower region of trenches away from upper surface of body. Compensation regions of conducting type opposite that of drift zone are formed parallel to trench side walls in region bordering trenches. An independent claim is also included for a process for the production of the power semiconductor component.

公开(公告)号：DE19954600C1

公开(公告)日：2000-11-16

申请号：DE19954600

申请日：1999-11-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FISCHER HERMANN ,  PFIRSCH FRANK ,  KANERT WERNER

IPC: H01L27/06 ,  H01L23/58 ,  F02N11/08 ,  F02P3/04 ,  H01L27/08 ,  H01L29/06 ,  H01L29/739 ,  H01L29/866

Abstract: The IC has a peripheral edge with aluminium or polysilicon rings, a transition from the edge to the Zener diodes and an edge termination in which the Zener diodes are integrated, whereby the Zener diodes have voltage tappings that are not arranged at equal intervals. The distance of the individual rings from the Zener diodes is larger. Aluminium field plates can be arranged over polysilicon rings (SR1-SR5) above an insulating layer and connected to the potential of the rings via contact holes.

公开(公告)号：DE102023206028A1

公开(公告)日：2025-01-02

申请号：DE102023206028

申请日：2023-06-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BABURSKE ROMAN ,  PFIRSCH FRANK

IPC: H10D12/00 ,  H10D62/10

Abstract: RC-IGBT (1) umfassend, in einem einzelnen Chip, einen aktiven Bereich (1-2), der konfiguriert ist, sowohl einen Vorwärtslaststrom als auch einen Rückwärtslaststrom zwischen einem ersten Lastanschluss (11) an einer Vorderseite (110) eines Halbleiterkörpers (10) des RC-IGBT (1) und einem zweiten Lastanschluss (12) an einer Rückseite (120) des Halbleiterkörpers (10) zu leiten. Der aktive Bereich (1-2) ist in mindestens Folgendes unterteilt: einen Nur-IGBT-Bereich (1-21), von dem mindestens 90 % konfiguriert sind, basierend auf einem ersten Steuersignal (13-21) nur den Vorwärtslaststrom zu leiten; einen RC-IGBT-Bereich (1-22), von dem mindestens 90 % konfiguriert sind, den Rückwärtslaststrom und, basierend auf einem zweiten Steuersignal (13-22), den Vorwärtslaststrom zu leiten; und einen Hybridbereich (1-24), von dem mindestens 90 % konfiguriert sind, basierend auf sowohl dem ersten Steuersignal (13-21) als auch dem zweiten Steuersignal (13-22), den Vorwärtslaststrom zu leiten.

公开(公告)号：DE102023206027A1

公开(公告)日：2025-01-02

申请号：DE102023206027

申请日：2023-06-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PFIRSCH FRANK ,  BABURSKE ROMAN

IPC: H10D12/00 ,  H10D1/00 ,  H10D8/00 ,  H10D30/60 ,  H10D62/10 ,  H10D84/00

Abstract: IGBT (1) umfasst, in einem einzelnen Chip, einen aktiven Bereich (1-2), der dazu konfiguriert ist, einen Vorwärtslaststrom zwischen einem ersten Lastanschluss (11) an einer Vorderseite (110) eines Halbleiterkörpers (10) des IGBT (1) und einem zweiten Lastanschluss (12) an einer Rückseite (120) des Halbleiterkörpers (10) zu leiten. Der aktive Bereich (1-2) ist aufgeteilt in mindestens: einen ersten IGBT-Bereich (1-21), von dem mindestens 90 % dazu konfiguriert sind, basierend auf einem ersten Steuersignal (13-21) den Vorwärtslaststrom zu leiten; einen zweiten IGBT-Bereich (1-22), von dem mindestens 90 % dazu konfiguriert sind, basierend auf einem zweiten Steuersignal (13-22) den Vorwärtslaststrom zu leiten. Ein erstes MOS-Kanal-Leitfähigkeits-zu-Fläche-Verhältnis wird durch eine Gesamtkanalbreite im ersten IGBT-Bereich (1-21) geteilt durch eine Gesamtlateralfläche des ersten IGBT-Bereichs (1-21) bestimmt. Ein zweites MOS-Kanal-Leitfähigkeits-zu-Fläche-Verhältnis wird durch eine Gesamtkanalbreite im zweiten IGBT-Bereich (1-22) geteilt durch eine Gesamtlateralfläche des zweiten IGBT-Bereichs (1-22) bestimmt. Das zweite MOS-Kanal-Leitfähigkeits-zu-Fläche-Verhältnis beträgt weniger als 80 % des ersten MOS-Kanal-Leitfähigkeits-zu-Fläche-Verhältnisses.