公开(公告)号：FR3046492B1

公开(公告)日：2018-03-23

申请号：FR1563507

申请日：2015-12-31

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2 SAS ,  COMMISSARIAT ENERGIE ATOMIQUE

Inventor： BERTHELON REMY ,  DUTARTRE DIDIER ,  MORIN PIERRE ,  ANDRIEU FRANCOIS ,  BAYLAC ELISE

IPC: H01L21/331 ,  H01L21/76

公开(公告)号：FR2981502A1

公开(公告)日：2013-04-19

申请号：FR1159404

申请日：2011-10-18

Applicant: ST MICROELECTRONICS CROLLES 2 ,  ST MICROELECTRONICS SA

Inventor： DUTARTRE DIDIER ,  AIT FQIR ALI-GUERRY ZAHRA ,  CAMPIDELLI YVES ,  PELLISSIER-TANON DENIS

IPC: H01L21/76

Abstract: Procédé de réalisation d'au moins une tranchée d'isolation profonde (TI1, TI2, TI3) au sein d'un support semi-conducteur (SC) comprenant du silicium et ayant une face avant (F), ledit procédé comprenant : - une formation d'au moins une cavité (CV) dans le support semi-conducteur à partir de la face avant, - un dépôt conforme d'atomes dopants (SD1, SD2, SD3) sur les parois de la cavité, - une formation au voisinage des parois de la cavité d'une région de silicium dopé à partir desdits atomes dopants, - un remplissage de la cavité par un matériau de comblement de manière à former ladite au moins une tranchée d'isolation profonde.

公开(公告)号：FR2915023A1

公开(公告)日：2008-10-17

申请号：FR0702696

申请日：2007-04-13

Applicant: ST MICROELECTRONICS CROLLES 2 ,  ST MICROELECTRONICS SA

Inventor： DUTARTRE DIDIER ,  CORONEL PHILIPPE ,  LOUBET NICOLAS

IPC: H01L21/48 ,  H01L21/20

Abstract: Un procédé de réalisation de contacts métalliques auto-positionnés sur une plaque de produit semi-conducteur les emplacements respectifs des contacts métalliques étant déterminés par une étape de dépôt sélectif d'un matériau de croissance.

公开(公告)号：FR2978602A1

公开(公告)日：2013-02-01

申请号：FR1156990

申请日：2011-07-29

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2 ,  IBM

Inventor： DUTARTRE DIDIER ,  BREIL NICOLAS ,  CAMPIDELLI YVES ,  GOURHANT OLIVIER

IPC: H01L21/205 ,  H01L21/822

Abstract: L'invention concerne un procédé de dépôt d'une couche d'oxyde de silicium (32) sur un substrat comprenant une région de silicium et une région de silicium-germanium, comprenant les étapes suivantes : former une couche très mince de silicium (30) d'une épaisseur de 0,1 à 1 nm au-dessus du silicium-germanium ; et déposer une couche d'oxyde de silicium (32) sur le substrat.

公开(公告)号：FR2952225B1

公开(公告)日：2012-03-23

申请号：FR0957769

申请日：2009-11-03

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

Inventor： DUTARTRE DIDIER ,  CAMPIDELLI YVES ,  LOUBET NICOLAS

IPC: H01L21/335 ,  H01L21/8238 ,  H01L29/78

公开(公告)号：FR3073075B1

公开(公告)日：2020-09-04

申请号：FR1760166

申请日：2017-10-27

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： MORIN PIERRE ,  DUTARTRE DIDIER

IPC: G11C13/02

Abstract: L'invention concerne un point mémoire à matériau à changement de phase, comprenant, sur un via (108) de liaison avec un transistor, un élément de chauffage (116) du matériau à changement de phase (118), et, entre le via et l'élément de chauffage (116), une couche (202) en un matériau électriquement isolant ou de résistivité électrique supérieure à 2,5·10-5 Ω.m, les interfaces entre ladite couche et les matériaux en contact avec les deux faces de ladite couche formant une barrière thermique, ladite couche étant suffisamment mince pour pouvoir être traversée par un courant électrique par un effet de type effet tunnel.

公开(公告)号：FR3111019A1

公开(公告)日：2021-12-03

申请号：FR2005537

申请日：2020-05-26

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： DUTARTRE DIDIER

IPC: H01L31/11 ,  H01L27/146

Abstract: Capteur optique intégré, comprenant au moins un module de détection (MD) comportant une photodiode pincée (PPD) comportant au sein d’un substrat semiconducteur, une première région semiconductrice (RG1) ayant un premier type de conductivité située entre une deuxième région semiconductrice (RG2) ayant un deuxième type de conductivité opposé au premier et une troisième région semiconductrice (RG3) ayant le deuxième type de conductivité, plus épaisse, moins dopée et située plus en profondeur dans le substrat que la deuxième région (RG2), et comportant du silicium et du germanium présentant au moins un premier gradient de concentration (GR1 ; GR10). Figure pour l’abrégé : Fig 1

公开(公告)号：FR2998047B1

公开(公告)日：2015-10-02

申请号：FR1260751

申请日：2012-11-12

Applicant: SOITEC SILICON ON INSULATOR ,  ST MICROELECTRONICS CROLLES 2

Inventor： KONONCHUK OLEG ,  DUTARTRE DIDIER

IPC: G01B11/06 ,  G01B9/04 ,  H01L21/66

公开(公告)号：FR2998047A1

公开(公告)日：2014-05-16

申请号：FR1260751

申请日：2012-11-12

Applicant: SOITEC SILICON ON INSULATOR ,  ST MICROELECTRONICS CROLLES 2

Inventor： KONONCHUK OLEG ,  DUTARTRE DIDIER

IPC: G01B11/06 ,  G01B9/04 ,  H01L21/66

Abstract: L'invention concerne un procédé de mesure des variations d'épaisseur d'une couche d'une structure semi-conductrice multicouche, caractérisé en ce qu'il comprend : - l'acquisition, par un système d'acquisition d'image, d'au moins une image de la surface de ladite structure, ladite image étant obtenue par réflexion d'un flux lumineux quasi-monochromatique sur la surface de ladite structure, - le traitement de ladite au moins une image acquise de sorte à déterminer, à partir des variations d'intensité de la lumière réfléchie par ladite surface, les variations de l'épaisseur de ladite couche à mesurer, et en ce que la longueur d'onde dudit flux lumineux monochromatique est choisie de sorte à correspondre à un minimum de la sensibilité de la réflectivité par rapport à une couche de la structure autre que la couche dont les variations d'épaisseur doivent être mesurées, ladite sensibilité de la réflectivité par rapport à une couche étant égale au rapport entre : - la différence entre les réflectivités de deux structures multicouches pour lesquelles la couche considérée présente une différence d'épaisseur donnée et - ladite différence d'épaisseur donnée, les épaisseurs des autres couches étant quant à elles identiques dans les deux structures multicouches. L'invention concerne également un système de mesure pour la mise en œuvre dudit procédé.

公开(公告)号：FR3122524B1

公开(公告)日：2025-02-21

申请号：FR2104505

申请日：2021-04-29

Applicant: ST MICROELECTRONICS CROLLES 2 SAS ,  ST MICROELECTRONICS SRL

Inventor： MONGE ROFFARELLO PIERPAOLO ,  MICA ISABELLA ,  DUTARTRE DIDIER ,  ABBADIE ALEXANDRA

Abstract: Procédé de fabrication de puces semiconductrices La présente description concerne un procédé de fabrication d'une puce semiconductrice, comportant les étapes suivantes : a) prévoir un substrat (101) en silicium monocristallin dopé ;b) former par épitaxie, sur et en contact avec la face supérieure du substrat (101), une couche (103) en silicium monocristallin dopé ; c) avant ou après l'étape b), et avant toute autre étape de traitement thermique à une température comprise entre 600°C et 900°C, appliquer au substrat un traitement thermique de dénudage, à une température supérieure ou égale à 1000°C pendant plusieurs heures. Figure pour l'abrégé : Fig. 2