-
公开(公告)号：FR3069121B1
公开(公告)日：2020-01-24
申请号：FR1756565
申请日：2017-07-11
Inventor： URARD PASCAL , CACHO FLORIAN , HUARD VINCENT , TRIPATHI ALOK KUMAR
IPC: H03K19/007 , G11C11/34 , H03K19/20
Abstract: L'invention concerne une bascule comprenant : une entrée de données (D) et une entrée (104) d'horloge (CLK) ; des entrée (TI) et sortie (TQ) de chaîne de test ; un circuit de surveillance (106) adapté à générer une alerte (F) si le temps entre l'arrivée d'une donnée et un front de l'horloge est inférieur à un seuil ; et un circuit de transmission d'alerte (204), adapté à, pendant une période de surveillance, appliquer un niveau d'alerte sur la sortie (TQ) de chaîne de test en cas d'alerte générée par le circuit de surveillance, et à appliquer le niveau d'alerte sur la sortie de chaîne de test lorsqu'un niveau d'alerte est reçu à l'entrée (TI) de chaîne de test.
-
公开(公告)号：DE602008005045D1
公开(公告)日：2011-03-31
申请号：DE602008005045
申请日：2008-09-02
Applicant: CENTRE NAT RECH SCIENT , ST MICROELECTRONICS SA
Inventor： VOICILA ADRIAN , DECLERCQ DAVID , FOSSORIER MARC , VERDIER FRANCOIS , URARD PASCAL
IPC: H03M13/11
-
公开(公告)号：FR2920929B1
公开(公告)日：2009-11-13
申请号：FR0757457
申请日：2007-09-10
Applicant: ST MICROELECTRONICS SA , CENTRE NAT RECH SCIENT
Inventor： VOICILA ADRIAN , DECLERCQ DAVID , FOSSORIER MARC , VERDIER FRANCOIS , URARD PASCAL
-
公开(公告)号：FR2915641A1
公开(公告)日：2008-10-31
申请号：FR0754793
申请日：2007-04-30
Applicant: ST MICROELECTRONICS SA , CENTRE NAT RECH SCIENT
Inventor： CHAVET CYRILLE , URARD PASCAL , COUSSY PHILIPPE , MARTIN ERIC
Abstract: Ce procédé d'entrelacement de donnée comprend l'aiguillage des données vers des moyens de mémorisation à l'aide d'une matrice d'affectation des données en mémoire. Cette matrice d'affectation est élaborée de manière à aiguiller les données en mémoire en utilisant des moyens de traitement systématiques adaptés pour agir de manière identique sur l'ensemble des données aiguillées simultanément.
-
公开(公告)号：FR3069121A1
公开(公告)日：2019-01-18
申请号：FR1756565
申请日：2017-07-11
Inventor： URARD PASCAL , CACHO FLORIAN , HUARD VINCENT , TRIPATHI ALOK KUMAR
IPC: H03K19/007 , G11C11/34 , H03K19/20
Abstract: L'invention concerne une bascule comprenant : une entrée de données (D) et une entrée (104) d'horloge (CLK) ; des entrée (TI) et sortie (TQ) de chaîne de test ; un circuit de surveillance (106) adapté à générer une alerte (F) si le temps entre l'arrivée d'une donnée et un front de l'horloge est inférieur à un seuil ; et un circuit de transmission d'alerte (204), adapté à, pendant une période de surveillance, appliquer un niveau d'alerte sur la sortie (TQ) de chaîne de test en cas d'alerte générée par le circuit de surveillance, et à appliquer le niveau d'alerte sur la sortie de chaîne de test lorsqu'un niveau d'alerte est reçu à l'entrée (TI) de chaîne de test.
-
Patent Agency Ranking
公开(公告)号：FR3056364A1
公开(公告)日：2018-03-23
申请号：FR1658753
申请日：2016-09-19
Applicant: ST MICROELECTRONICS SA , ST MICROELECTRONICS INT NV
Inventor： URARD PASCAL , TRIPATHI ALOK KUMAR
IPC: H03K3/356
Abstract: Le circuit de bascule synchrone de rétention (CBSR) comprend un premier module (M1) adapté à être alimenté par une source d'alimentation interruptible (SAI) et un deuxième module (M2) adapté à être alimenté par une source d'alimentation permanente (SAP). Le premier module (M1) comporte un premier étage de verrou (EV1) et un deuxième étage de verrou (EV2) configurés pour stocker au moins une donnée (D) en présence de ladite source d'alimentation interruptible (SAI), des moyens de transmission (MT) adapté à être commandés par un deuxième signal de commande (SC2) et configurés pour délivrer ladite au moins une donnée (D) au deuxième module (M2) avant une coupure de ladite source d'alimentation interruptible (SAI), le deuxième module (M2) étant configuré pour conserver ladite au moins une donnée (D) pendant ladite coupure, et des moyens de restitution (MR) adaptés à être commandés par un premier signal de commande (SC1) et configurés pour restituer ladite au moins une donnée (D) à l'issue de ladite coupure. Seul le deuxième signal de commande (SC2) reste actif pendant la coupure de la source d'alimentation interruptible (SAI).
-
公开(公告)号：FR3002391A1
公开(公告)日：2014-08-22
申请号：FR1351448
申请日：2013-02-20
Applicant: ST MICROELECTRONICS SA , ASS SUPELEC
Inventor： LE DORTZ NICOLAS , SIMON THIERRY , URARD PASCAL , LELANDAIS-PERRAULT CAROLINE
Abstract: Selon un mode de mise en œuvre le procédé comprend une estimation comportant d'une part un traitement de corrélation (BCR1, BCR2) faisant intervenir au moins une partie du signal échantillonné, au moins une partie d'au moins un premier signal (SS1) tiré d'un signal dérivé (xD [k]) représentatif d'une dérivée temporelle du signal échantillonné et au moins une partie de N signaux filtrés partiels ((&bgr;i[k]) respectivement représentatifs de N différences pondérées entre N paires de versions encadrantes du signal échantillonné, N étant supérieur ou égal à 1, et d'autre part un traitement matriciel (MTM) sur les résultats de ce traitement de corrélation, et un traitement de correction (MCR) des M-1 trains faisant respectivement intervenir M-1 deuxièmes signaux tirés dudit signal dérivé et ledit jeu de M-1 coefficients de décalage.
-
公开(公告)号：FR2984654A1
公开(公告)日：2013-06-21
申请号：FR1161855
申请日：2011-12-16
Applicant: ST MICROELECTRONICS CROLLES 2 , ST MICROELECTRONICS SA
Inventor： URARD PASCAL , REGNIER CHRISTOPHE , GLORIA DANIEL , HINSINGER OLIVIER , CAVENEL PHILIPPE , BALME LIONEL
Abstract: L'invention concerne un module sans fil comprenant : un premier dispositif sensible au mouvement (206A) ; un circuit de communication pour communiquer sans fil avec un autre module sans fil (204) ; et un dispositif de traitement agencé pour comparer au moins un premier vecteur de mouvement reçu du premier dispositif sensible au mouvement avec au moins un deuxième vecteur de mouvement reçu d'un deuxième dispositif sensible au mouvement (206B) de l'autre module sans fil.
-
公开(公告)号：AT498947T
公开(公告)日：2011-03-15
申请号：AT08834845
申请日：2008-09-02
Applicant: ST MICROELECTRONICS SA , CENTRE NAT RECH SCIENT
Inventor： VOICILA ADRIAN , DECLERCQ DAVID , FOSSORIER MARC , VERDIER FRANCOIS , URARD PASCAL
IPC: H03M13/11
-
公开(公告)号：FR2915641B1
公开(公告)日：2009-08-07
申请号：FR0754793
申请日：2007-04-30
Applicant: ST MICROELECTRONICS SA , CENTRE NAT RECH SCIENT
Inventor： CHAVET CYRILLE , URARD PASCAL , COUSSY PHILIPPE , MARTIN ERIC
Abstract: The method involves shunting of data in a parallel manner towards memorization units by a data assignment matrix in a memory, and elaborating the matrix in a manner to shunt the matrix in the memory by utilizing systematization processing units for taking the data in an identical manner on a set of simultaneously parallel shunting data. The matrix is elaborated by successive stages, which affects the data with memory locations in a manner to avoid access conflicts in the memory. An independent claim is also included for a device for interlacing data of a set of a data processing modules arranged in parallel to another set of processing modules.
-
-
-
-
-
-
-
-
-
Search Results
42
records
(took 0.026 seconds)
