公开(公告)号：CN105324329A

公开(公告)日：2016-02-10

申请号：CN201480031553.1

申请日：2014-05-02

Applicant: 罗伯特·博世有限公司

Inventor： J·津恩 ,  B·戴蒙德 ,  J·霍夫曼

IPC: B81C1/00

CPC classification number: B81C1/00246 ,  B81B2201/0257 ,  B81C2201/0132 ,  H04R31/00 ,  H04R31/003 ,  H04R2201/003

Abstract: 公开了用于制造CMOS-MEMS装置的系统和方法。局部防护层沉积在层式结构的顶表面上以覆盖电路区域。从层式结构的底侧实施第一局部蚀刻，以便在层式结构的MEMS区域内形成MEMS膜之下的第一间隙。从层式结构的顶侧实施第二局部蚀刻，以便在MEMS区域内去除MEMS膜和MEMS背板之间的牺牲层的部分。第二局部蚀刻释放MEMS膜，从而MEMS膜可响应于压力而移动。沉积的局部防护层防止第二局部蚀刻蚀刻掉牺牲层的位于层式结构的电路区域内的一部分，且还防止第二局部蚀刻损坏CMOS电路部件。

公开(公告)号：CN105189821A

公开(公告)日：2015-12-23

申请号：CN201480021763.2

申请日：2014-04-09

Applicant: 崔波 ,  里彭·库马尔·戴

Inventor： 崔波 ,  里彭·库马尔·戴

IPC: C23F1/02 ,  B82Y40/00 ,  C23F1/12 ,  G01Q70/16

CPC classification number: B81C1/00111 ,  B81B1/008 ,  B81B2201/12 ,  B81B2203/0361 ,  B81C2201/0132 ,  B81C2201/053 ,  B82Y30/00 ,  B82Y40/00 ,  G01Q70/12 ,  H01L21/3065 ,  H01L21/31144 ,  H01L21/32134 ,  H01L21/32139

Abstract: 本发明提供了一种批量生产纳米级结构(如高纵横比的硅柱阵列)的方法。本发明还涉及使用改进的制造方法制造高纵横比硅柱阵列。硅柱阵列由低纵横比的金字塔形结构阵列制造而成。以批量处理的方式在各个金字塔形结构顶部形成硬质材料掩模(如金属掩模)。随后对金字塔形结构进行蚀刻，去除硬质掩模未保护的衬底材料，从而在金字塔形低纵横比的基础上形成一个高纵横比的柱或柱体，制造出高纵横比硅柱阵列。

公开(公告)号：CN104843631A

公开(公告)日：2015-08-19

申请号：CN201510224045.1

申请日：2015-02-15

Applicant: 罗伯特·博世有限公司

Inventor： A·格罗塞 ,  H·施塔尔

IPC: B81B7/00 ,  B81C1/00

CPC classification number: B81C1/00595 ,  B81B7/0077 ,  B81B2203/06 ,  B81B2207/07 ,  B81C1/00571 ,  B81C2201/0132 ,  B81C2201/053

Abstract: 用于微机械结构元件(200)的层组件(100)，其具有：第一层(10)，其既可用于所述结构元件(200)的电布线也可用作所述结构元件(200)的电极；和耐氧化物蚀刻的第二层(20)，其布置在第一层(10)的下方，其中，该第二层(20)基本上在一个平面内构造。

公开(公告)号：CN102190284B

公开(公告)日：2015-07-08

申请号：CN201010261039.0

申请日：2010-08-11

Applicant: 苏州敏芯微电子技术有限公司

Inventor： 李刚 ,  胡维

IPC: B81C1/00 ,  B81B3/00 ,  G01P15/08 ,  G01L9/00

CPC classification number: G01L9/0042 ,  B81B2201/0235 ,  B81B2201/0264 ,  B81B2203/0118 ,  B81B2203/0315 ,  B81B2203/0376 ,  B81C1/00182 ,  B81C2201/0132 ,  B81C2201/0177 ,  B81C2203/0118 ,  G01P15/0802 ,  G01P15/123 ,  G01P2015/0828

Abstract: 本发明揭示了一种MEMS传感器及其应用于多种MEMS传感器制造的薄膜、质量块与悬臂梁的制造方法，该方法采用硅片正面刻蚀工艺结合淀积、外延工艺、湿法腐蚀、背面刻蚀等工艺形成感压单晶硅薄膜、悬臂梁、质量块、前腔、后腔及深槽通道，能够有效控制单晶硅薄膜的厚度，可取代传统的只从硅片背面腐蚀形成背腔以及单晶硅薄膜的方法。

公开(公告)号：CN104094385A

公开(公告)日：2014-10-08

申请号：CN201380008244.8

申请日：2013-02-21

Applicant: 威特尔有限公司

Inventor： 郑成炫 ,  李香周

IPC: H01L21/3065

CPC classification number: B81C1/00531 ,  B81C1/00619 ,  B81C2201/0132 ,  H01J37/321 ,  H01J37/32174 ,  H01L21/30655 ,  H01L21/67069 ,  H01L21/76898 ,  H01L21/3065

Abstract: 本发明提供了一种等离子体处理方法和基板处理装置。所述等离子体处理方法包括：在腔室上安装至少一个第一等离子体源和至少一个第二等离子体源；向第一等离子体源提供第一气体；向第二等离子体源提供不同于第一气体的第二气体；向第一等离子体源施加电力以形成第一等离子体；向第二等离子体源施加电力以形成第二等离子体；以及通过使用第一和第二等离子体处理设置在所述腔室内部的基板。

公开(公告)号：CN104071743A

公开(公告)日：2014-10-01

申请号：CN201410117424.6

申请日：2014-03-26

Applicant: 英飞凌科技股份有限公司

Inventor： M·恩格尔哈特 ,  M·扎加

IPC: B81C1/00 ,  B81B7/02 ,  B81B3/00

CPC classification number: B81B3/001 ,  B81B3/0051 ,  B81C1/00531 ,  B81C1/00626 ,  B81C2201/0112 ,  B81C2201/0132 ,  H01L21/30655

Abstract: 本发明的实施例涉及半导体器件以及用于制造半导体器件的方法。一种方法包括执行时间多路复用蚀刻处理的步骤，其中时间多路复用蚀刻处理中最后的蚀刻步骤具有第一持续时间。在执行该时间多路复用蚀刻处理之后，执行具有第二持续时间的蚀刻步骤，其中第二持续时间大于第一持续时间。

公开(公告)号：CN103935953A

公开(公告)日：2014-07-23

申请号：CN201410172235.9

申请日：2014-04-25

Applicant: 上海先进半导体制造股份有限公司

Inventor： 徐元俊 ,  颜毅林 ,  薛维佳

IPC: B81B7/00 ,  B81B7/02 ,  B81C1/00 ,  B81C3/00

CPC classification number: B81B7/02 ,  B81B2201/0257 ,  B81B2203/0127 ,  B81B2203/0315 ,  B81C1/00158 ,  B81C1/00396 ,  B81C2201/0132 ,  B81C2201/0133 ,  B81C2201/019 ,  B81C2201/0198 ,  B81C2201/053

Abstract: 本发明提供一种复合腔体的形成方法，包括步骤：提供硅衬底；在其正面形成氧化层；对氧化层作图形化，形成一个或多个凹槽，凹槽的位置与待形成的小腔体的位置对应；提供键合片，将其与图形化的氧化层键合，在硅衬底与键合片之间形成一个或多个密闭的微腔结构；在键合片的上方形成保护膜，并在硅衬底的背面形成掩蔽层；对掩蔽层作图形化，掩蔽层的图形与待形成的大腔体的位置对应；以掩蔽层为掩模，从背面刻蚀硅衬底至其正面的氧化层，在硅衬底中形成大腔体；以掩蔽层和氧化层为掩模，从背面穿过硅衬底刻蚀键合片至其上方的保护膜，在键合片中形成一个或多个小腔体。本发明很好地控制了复合腔体中小腔体所在的半导体介质层的厚度均匀性。

公开(公告)号：CN103663357A

公开(公告)日：2014-03-26

申请号：CN201210346875.8

申请日：2012-09-18

Applicant: 无锡华润上华半导体有限公司

Inventor： 苏佳乐

IPC: B81C1/00 ,  C23F1/12 ,  C23F1/02

CPC classification number: B81C1/00396 ,  B81B2203/033 ,  B81C1/00412 ,  B81C1/00619 ,  B81C1/00626 ,  B81C2201/0132 ,  H01L21/3086

Abstract: 本发明公开一种硅的刻蚀方法，用以在硅衬底上刻蚀不同宽度尺寸的硅槽，包括：S1、提供硅衬底；S2、在硅衬底上沉积掩膜层；S3、对掩膜层进行腐蚀，形成不同宽度尺寸的窗口，其中至少在非最小宽度尺寸窗口的底部，预留一定厚度的掩膜层，以满足S4步骤后，所有硅槽的深度相同；S4、对位于窗口底部的掩膜层和硅衬底进行腐蚀，形成硅槽。本发明通过在非最小宽度尺寸窗口的底部，预留一定厚度的掩膜层，让该一定厚度的掩膜层先保护住较大的窗口，让小的窗口先刻，以实现最终获得的硅槽的深度相同。

公开(公告)号：CN103303859A

公开(公告)日：2013-09-18

申请号：CN201310076476.9

申请日：2013-03-11

Applicant: 马库伯公司

Inventor： 桑德希尔·S·希瑞达拉莫尔希 ,  提-希斯·特伦斯·李 ,  阿里·J·拉斯特加尔 ,  姆谷拉尔·斯唐库 ,  肖·查理斯·杨

IPC: B81C1/00

CPC classification number: B81C1/00801 ,  B81B3/0013 ,  B81B3/0086 ,  B81B7/0022 ,  B81B7/0064 ,  B81B2203/0163 ,  B81B2207/094 ,  B81C1/00238 ,  B81C2201/0132 ,  B81C2201/05 ,  B81C2203/0735 ,  H01L27/0688

Abstract: 一种用于制造集成MEMS-CMOS装置的方法，该方法使用微制造处理，该微制造处理通过在CMOS的顶部焊接机械结构晶片且使用诸如深反应离子蚀刻（DRIE）的等离子体蚀刻处理来蚀刻机械层，在传统CMOS结构的顶部实现移动机械结构（MEMS）。在蚀刻机械层的过程中，直接连接到机械层的CMOS装置暴露于等离子体。这有时导致对CMOS电路的永久损坏，且称为等离子体诱发损坏（PID）。本发明的目的是防止或降低该PID且通过接地并为CMOS电路提供替代路径来保护底层CMOS电路，直到MEMS层完全被蚀刻。

公开(公告)号：CN101808933B

公开(公告)日：2013-05-01

申请号：CN200780100824.4

申请日：2007-09-28

Applicant: 高通MEMS科技公司

Inventor： 卢西奥·弗洛雷斯 ,  利奥尔·科格特 ,  颜小明 ,  黄圣棕 ,  杨家伟 ,  苏怡帆 ,  坦·义·涂 ,  罗棋 ,  布莱恩·詹姆斯·加利 ,  达娜·蔡斯 ,  徐刚

IPC: B81C1/00

CPC classification number: B81C1/00476 ,  B81B2201/042 ,  B81C2201/0109 ,  B81C2201/0132 ,  B81C2201/0142

Abstract: 本发明提供包括牺牲结构的MEMS，所述牺牲结构包括较快蚀刻部分及较慢蚀刻部分，当通过蚀刻掉所述牺牲结构而在所述MEMS中形成腔时，所述MEMS展现对结构特征降低的损害。差异蚀刻速率以机械方式使结构层去耦，因此降低蚀刻工艺期间装置中的应力。本发明还提供方法及系统。