公开(公告)号：CN102376664B

公开(公告)日：2015-05-06

申请号：CN201110225510.5

申请日：2011-08-08

Applicant: 三菱电机株式会社

Inventor： 小坂尚希 ,  天清宗山 ,  金谷康

IPC: H01L23/48 ,  H01L25/065 ,  H01L23/12 ,  H01L21/48 ,  H01L21/60

CPC classification number: H01L24/80 ,  H01L21/6835 ,  H01L23/49833 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/81 ,  H01L24/83 ,  H01L24/94 ,  H01L25/0657 ,  H01L25/50 ,  H01L29/2003 ,  H01L29/7322 ,  H01L2221/6835 ,  H01L2221/68381 ,  H01L2224/1146 ,  H01L2224/11831 ,  H01L2224/11845 ,  H01L2224/13144 ,  H01L2224/16225 ,  H01L2224/274 ,  H01L2224/27831 ,  H01L2224/27845 ,  H01L2224/29011 ,  H01L2224/291 ,  H01L2224/29101 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/8001 ,  H01L2224/80013 ,  H01L2224/80123 ,  H01L2224/80129 ,  H01L2224/8013 ,  H01L2224/80132 ,  H01L2224/80201 ,  H01L2224/80203 ,  H01L2224/80895 ,  H01L2224/81191 ,  H01L2224/83191 ,  H01L2225/06513 ,  H01L2225/06551 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01033 ,  H01L2924/01068 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/0132 ,  H01L2924/014 ,  H01L2924/10329 ,  H01L2924/1305 ,  H01L2924/14 ,  H01L2924/1423 ,  H05K1/14 ,  H05K2201/047 ,  H05K2201/10515 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01049 ,  H01L2924/01031

Abstract: 本发明提供一种能够节减化合物半导体材料并且得到使用了化合物半导体的高性能的半导体元件的半导体装置、半导体电路基板及半导体电路基板的制造方法。半导体电路基板具有晶体管形成基板（10）和电路形成基板（50）。晶体管形成基板（10）是GaN基板，在表面形成BJT（40）。晶体管形成基板（10）的背面平滑，并且在背面具有接触区域。电路形成基板（50）由化合物半导体以外的材料形成，不具有半导体有源元件。电路形成基板（50）为平滑的表面，具有以在表面露出的方式埋入的接触区域（52、54）及无源电路（未图示）。晶体管形成基板（10）和电路形成基板（50）不插入绝缘膜等其他膜地直接接合。

公开(公告)号：CN102593087B

公开(公告)日：2014-09-03

申请号：CN201210050563.2

申请日：2012-03-01

Applicant: 华进半导体封装先导技术研发中心有限公司

Inventor： 于大全

IPC: H01L23/488 ,  H01L21/603

CPC classification number: H01L24/05 ,  H01L24/08 ,  H01L24/80 ,  H01L2224/0391 ,  H01L2224/05557 ,  H01L2224/05567 ,  H01L2224/05571 ,  H01L2224/05572 ,  H01L2224/08147 ,  H01L2224/80035 ,  H01L2224/80201 ,  H01L2224/80345 ,  H01L2224/80357 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/80935 ,  H01L2224/80986 ,  H01L2924/00014 ,  H01L2924/14 ,  H01L2924/00012 ,  H01L2224/05552 ,  H01L2924/00

Abstract: 本发明涉及一种用于三维集成混合键合结构及其键合方法，其包括第一衬底；所述第一衬底上设有与第一衬底电连接的键合互连金属，所述键合互连金属对应与第一衬底相连的另一端部内陷形成凹腔；第一衬底上在键合互连金属的周围覆盖有第一介电粘附层，所述第一介电粘附层包围键合互连金属且第一介电粘附层的高度低于键合互连金属的边缘高度。本发明第一介电粘附层的高度低于凸点顶部边缘的高度，当在压力作用下键合时，凸点顶部边缘与第二衬底焊盘先键合，能够阻挡介电粘附层进入键合互连金属与焊盘结合的表面，从而能够避免造成断路及可靠性问题；结构紧凑，工艺操作方便。

公开(公告)号：EP3024019A1

公开(公告)日：2016-05-25

申请号：EP14194506.3

申请日：2014-11-24

Applicant: IMEC VZW

Inventor： KIM, Soon-Wook ,  Peng, Lan ,  Verdonck, Patrick ,  Miller, Robert ,  Beyer, Gerald ,  Beyne, Eric

IPC: H01L21/60 ,  H01L23/31

CPC classification number: H01L24/83 ,  H01L21/02065 ,  H01L21/02164 ,  H01L21/02167 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/31053 ,  H01L23/3192 ,  H01L24/03 ,  H01L24/05 ,  H01L24/08 ,  H01L24/32 ,  H01L24/80 ,  H01L25/0657 ,  H01L2224/03452 ,  H01L2224/03462 ,  H01L2224/03616 ,  H01L2224/03845 ,  H01L2224/03848 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/05576 ,  H01L2224/05686 ,  H01L2224/08121 ,  H01L2224/08145 ,  H01L2224/32501 ,  H01L2224/80097 ,  H01L2224/80201 ,  H01L2224/80357 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/80948 ,  H01L2224/83031 ,  H01L2224/83047 ,  H01L2224/83048 ,  H01L2224/83359 ,  H01L2924/00012 ,  H01L2924/0504 ,  H01L2924/00014 ,  H01L2924/20106 ,  H01L2924/2011

Abstract: The present invention is related to a method for bonding a first semiconductor substrate to a second semiconductor substrate by direct bonding, wherein the substrates are both provided on their contact surfaces with a dielectric layer, followed by a CMP step for reducing the roughness of the dielectric layer. Preferably, the dielectric layer after CMP has an roughness of less than 0.2nm RMS. Then a layer of SiCN is deposited onto the dielectric layer, followed by a CMP step which reduces the roughness of the SiCN layer to the order of 1 tenth of a nanometre. Preferably the RMS value after CMP is less than 0.1nm. Then the substrates are subjected to a pre-bond annealing step. The substrates are then bonded by direct bonding, possibly preceded by one or more pre-treatments of the contact surfaces, and followed by a post-bond annealing step, at a temperature of less than or equal to 250°C, preferably between 200°C and 250°C. It has been found that the bond strength is excellent, even at the above named annealing temperatures, which are lower than presently known in the art.

Abstract translation: 本发明涉及通过直接接合将第一半导体衬底接合到第二半导体衬底的方法，其中衬底都在其与电介质层的接触表面上设置，随后是用于降低电介质粗糙度的CMP步骤 层。 优选地，CMP之后的介电层具有小于0.2nm RMS的粗糙度。 然后在电介质层上沉积一层SiCN，接着进行CMP步骤，将SiCN层的粗糙度降低到十分之一纳米。 CMP后的RMS值优选小于0.1nm。 然后对基板进行预结合退火步骤。 然后通过直接接合将基底粘合，可能之前是接触表面的一个或多个预处理，然后在小于或等于250℃，优选在200℃之间的后结合退火步骤 C和250℃。 已经发现，即使在上述命名的退火温度下，粘结强度也是优异的，其比现有技术中已知的低。

公开(公告)号：EP2591498A1

公开(公告)日：2013-05-15

申请号：EP11746593.0

申请日：2011-07-05

Applicant: Commissariat à l'Énergie Atomique et aux Énergies Alternatives

Inventor： BRUN, Jean

IPC: H01L21/60

CPC classification number: H05K13/046 ,  H01L23/13 ,  H01L23/4985 ,  H01L23/5389 ,  H01L23/562 ,  H01L24/80 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L25/0655 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/05571 ,  H01L2224/08238 ,  H01L2224/1134 ,  H01L2224/16237 ,  H01L2224/2919 ,  H01L2224/32237 ,  H01L2224/32238 ,  H01L2224/73204 ,  H01L2224/80006 ,  H01L2224/80007 ,  H01L2224/80201 ,  H01L2224/80903 ,  H01L2224/81005 ,  H01L2224/81007 ,  H01L2224/81191 ,  H01L2224/81201 ,  H01L2224/81385 ,  H01L2224/81801 ,  H01L2224/81903 ,  H01L2224/83005 ,  H01L2224/83007 ,  H01L2224/83192 ,  H01L2224/83201 ,  H01L2224/83385 ,  H01L2224/8385 ,  H01L2224/90 ,  H01L2224/9211 ,  H01L2924/00014 ,  H01L2924/01057 ,  H01L2924/01058 ,  H01L2924/0665 ,  H01L2924/12041 ,  H01L2924/12042 ,  H05K1/0281 ,  H05K1/038 ,  H05K1/189 ,  H05K2201/10545 ,  H05K2201/10674 ,  H05K2203/0108 ,  Y10T29/4913 ,  H01L2924/00 ,  H01L2224/05552

Abstract: According to the invention, a substrate, provided with an electrically conductive wire (3) coated with an electrically insulating material, is impregnated with a polymerisable material (4). A reception area (5) for a chip (2) is formed on a surface of the substrate (1) by means of deformation. The reception area (5) is stiffened using the polymerisable material (4). The chip (2) is disposed in the reception area (5) and an electrical connection area (8) of the chip (2) is connected electrically to the electrically conductive wire of the substrate (1).

公开(公告)号：EP3189541A4

公开(公告)日：2018-05-02

申请号：EP15837255

申请日：2015-09-02

Applicant: SKORPIOS TECH INC

Inventor： LAMBERT DAMIEN ,  SPANN JOHN ,  KRASULICK STEPHEN

IPC: H01L21/60 ,  H01L21/683 ,  H01L23/00

CPC classification number: H01L21/6835 ,  G02B6/4201 ,  H01L21/0274 ,  H01L21/2007 ,  H01L21/683 ,  H01L21/76254 ,  H01L24/03 ,  H01L24/27 ,  H01L24/75 ,  H01L24/83 ,  H01L24/89 ,  H01L24/94 ,  H01L24/95 ,  H01L2221/68313 ,  H01L2221/68318 ,  H01L2221/6834 ,  H01L2221/68354 ,  H01L2221/68368 ,  H01L2221/68381 ,  H01L2224/0362 ,  H01L2224/75305 ,  H01L2224/75315 ,  H01L2224/80201 ,  H01L2224/83001 ,  H01L2224/83203 ,  H01L2225/06593 ,  H01L2924/01014 ,  H01L2924/1032 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/12043 ,  H01L2924/15738

Abstract: A transfer substrate with a compliant resin is used to bond one or more chips to a target wafer. An implant region is formed in a transfer substrate. A portion of the transfer substrate is etched to form a riser. Compliant material is applied to the transfer substrate. A chip is secured to the compliant material, wherein the chip is secured to the compliant material above the riser. The chip is bonded to a target wafer while the chip is secured to the compliant material. The transfer substrate and compliant material are removed from the chip. The transfer substrate is opaque to UV light.

公开(公告)号：WO2014184988A1

公开(公告)日：2014-11-20

申请号：PCT/JP2014/000855

申请日：2014-02-19

Applicant: パナソニックIPマネジメント株式会社

Inventor： 可部　達也 ,  新井　秀幸

IPC: H01L21/822 ,  H01L21/02 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H01L27/00 ,  H01L27/04

CPC classification number: H01L25/0657 ,  H01L21/76898 ,  H01L23/5223 ,  H01L23/5227 ,  H01L24/05 ,  H01L24/08 ,  H01L24/80 ,  H01L27/0688 ,  H01L28/20 ,  H01L28/40 ,  H01L2224/05568 ,  H01L2224/05571 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05684 ,  H01L2224/0603 ,  H01L2224/06051 ,  H01L2224/08145 ,  H01L2224/80097 ,  H01L2224/80201 ,  H01L2224/80357 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/9202 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/0132 ,  H01L2924/05042 ,  H01L2924/0534 ,  H01L2924/05442 ,  H01L2924/0549 ,  H01L2924/00014 ,  H01L2924/00012

Abstract: 　半導体装置は、第１電極１３２及び第２電極１３３を含む第１表面層１１３を有する第１の基板１０１と、第３電極１４２及び第４電極１４３を含む第２表面層１２３とを有し、第２表面層１２３を第１表面層１１３と接するようにして、第１の基板１０１と直接接合された第２の基板１０２と、第２電極１３３と第４電極１４３との間に設けられた機能性膜１０３とを備えている。第１電極１３２と第３電極１４２とは互いに接して接合されており、第２電極１３３、機能性膜１０３及び第４電極１４３により受動素子が構成されている。

Abstract translation: 一种半导体器件，具备：第一基板（101），具有包括第一电极（132）和第二电极（133）的第一表面层（113） 具有包括第三电极（142）和第四电极（143）的第二表面层（123）的第二基板（102），所述第二基板（102）直接接合到所述第一基板（101），使得所述第二基板 表层（123）与第一表面层（113）保持接触; 和设置在第二电极（133）和第四电极（143）之间的功能膜（103）。 第一电极（132）和第三电极（142）被接合以彼此接触，无源元件由第二电极（133），功能膜（103）和第四电极 （143）。

公开(公告)号：JPWO2013161891A1

公开(公告)日：2015-12-24

申请号：JP2014512656

申请日：2013-04-24

Applicant: 須賀 唯知 ,  唯知 須賀 ,  ボンドテック株式会社

Inventor： 須賀　唯知 ,  唯知 須賀 ,  山内　朗 ,  朗 山内

IPC: H01L21/60 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18

CPC classification number: H01L25/0652 ,  B23K31/02 ,  B23K37/00 ,  B23K37/0408 ,  B23K2201/40 ,  H01L21/6836 ,  H01L22/10 ,  H01L23/10 ,  H01L23/562 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/08 ,  H01L24/09 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/17 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/33 ,  H01L24/73 ,  H01L24/74 ,  H01L24/742 ,  H01L24/743 ,  H01L24/75 ,  H01L24/80 ,  H01L24/81 ,  H01L24/83 ,  H01L24/94 ,  H01L24/95 ,  H01L25/105 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2224/0384 ,  H01L2224/03845 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05611 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/06134 ,  H01L2224/0615 ,  H01L2224/06177 ,  H01L2224/08145 ,  H01L2224/08225 ,  H01L2224/09181 ,  H01L2224/1184 ,  H01L2224/11845 ,  H01L2224/13009 ,  H01L2224/13016 ,  H01L2224/13017 ,  H01L2224/13021 ,  H01L2224/13022 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/14134 ,  H01L2224/1415 ,  H01L2224/14177 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/17181 ,  H01L2224/27009 ,  H01L2224/2755 ,  H01L2224/27823 ,  H01L2224/2784 ,  H01L2224/27845 ,  H01L2224/29111 ,  H01L2224/29144 ,  H01L2224/29147 ,  H01L2224/29155 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/33181 ,  H01L2224/73103 ,  H01L2224/74 ,  H01L2224/7501 ,  H01L2224/75101 ,  H01L2224/75102 ,  H01L2224/7525 ,  H01L2224/75251 ,  H01L2224/75252 ,  H01L2224/75283 ,  H01L2224/753 ,  H01L2224/75301 ,  H01L2224/7531 ,  H01L2224/75501 ,  H01L2224/75502 ,  H01L2224/7565 ,  H01L2224/75701 ,  H01L2224/75702 ,  H01L2224/75753 ,  H01L2224/75802 ,  H01L2224/75804 ,  H01L2224/75824 ,  H01L2224/75842 ,  H01L2224/7598 ,  H01L2224/80003 ,  H01L2224/8001 ,  H01L2224/80013 ,  H01L2224/80065 ,  H01L2224/8013 ,  H01L2224/80132 ,  H01L2224/80143 ,  H01L2224/80201 ,  H01L2224/80203 ,  H01L2224/8022 ,  H01L2224/8023 ,  H01L2224/80447 ,  H01L2224/8083 ,  H01L2224/80907 ,  H01L2224/81002 ,  H01L2224/8101 ,  H01L2224/81013 ,  H01L2224/81065 ,  H01L2224/8113 ,  H01L2224/81132 ,  H01L2224/81143 ,  H01L2224/81193 ,  H01L2224/81201 ,  H01L2224/81203 ,  H01L2224/8122 ,  H01L2224/8123 ,  H01L2224/81447 ,  H01L2224/81801 ,  H01L2224/81805 ,  H01L2224/8183 ,  H01L2224/81907 ,  H01L2224/83002 ,  H01L2224/8301 ,  H01L2224/83013 ,  H01L2224/83048 ,  H01L2224/83051 ,  H01L2224/83065 ,  H01L2224/83091 ,  H01L2224/8313 ,  H01L2224/83132 ,  H01L2224/83136 ,  H01L2224/83143 ,  H01L2224/83193 ,  H01L2224/83201 ,  H01L2224/83203 ,  H01L2224/8322 ,  H01L2224/8323 ,  H01L2224/83234 ,  H01L2224/83355 ,  H01L2224/83447 ,  H01L2224/83801 ,  H01L2224/8383 ,  H01L2224/83894 ,  H01L2224/83907 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06565 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/01322 ,  H01L2924/10157 ,  H01L2924/10253 ,  H01L2924/3511 ,  H01L2224/81 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/01047 ,  H01L2224/80 ,  H01L2224/83 ,  H01L2924/00

Abstract: 【課題】接合界面に樹脂などの望ましくない残存物を残さないようにして、チップとウエハとの間又は積層された複数のチップ間の電気的接続を確立し機械的強度を上げる、ウエハ上にチップを効率よく接合する技術を提供すること。【解決手段】金属領域を有するチップ側接合面を有する複数のチップを、複数の接合部を有する基板に接合する方法が、チップ側接合面の金属領域を、表面活性化処理し、かつ親水化処理するステップ(S1)と、基板の接合部を表面活性化処理し、かつ親水化処理するステップ(S2)と、表面活性化処理されかつ親水化処理された複数のチップを、それぞれ、チップの金属領域が基板の接合部に接触するように、表面活性化処理されかつ親水化処理された基板の対応する接合部上に取り付けるステップ(S3)と、基板と基板上に取り付けられた複数のチップとを含む構造体を加熱するステップ(S4)とを備える。【選択図】図1

Abstract translation: 甲以免留下不希望的残余物，如键合界面的树脂，增加之间或多个芯片和晶片的堆叠芯片的之间所建立的机械强度的电连接，在晶片上 以用于有效地接合所述芯片的技术。 多个具有具有的金属区域，粘接到具有多个关节的底物的方法，所述芯片侧粘结表面的金属区域，处理过的表面活化，和亲水性的芯片侧粘结表面的芯片 步骤（S1），以进行处理，该基板处理过的表面活化的接合处，并且步骤（S2）亲水性处理，将多个芯片被处理表面活化和分别亲水化，芯片 如在与基板的接合部接触的金属区域，所述步骤（S3），用于安装在表面处理的激活，并且已被亲水化的基板，安装在基板上的多个芯片的相应接头和基板上 和用于加热含有结构和步骤（S4）。 点域1

公开(公告)号：WO2013167553A1

公开(公告)日：2013-11-14

申请号：PCT/EP2013/059421

申请日：2013-05-06

Applicant: COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES

Inventor： HUET, Stéphanie ,  AIT-MANI, Abdenacer ,  DI CIOCCIO, Léa

IPC: H01L27/146

CPC classification number: H01L27/1469 ,  H01L24/03 ,  H01L24/05 ,  H01L24/08 ,  H01L24/19 ,  H01L24/80 ,  H01L27/14632 ,  H01L27/14636 ,  H01L27/1465 ,  H01L27/14687 ,  H01L27/14692 ,  H01L2224/03845 ,  H01L2224/04105 ,  H01L2224/05571 ,  H01L2224/05647 ,  H01L2224/08147 ,  H01L2224/19 ,  H01L2224/221 ,  H01L2224/80201 ,  H01L2224/80357 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/80948 ,  H01L2224/96 ,  H01L2924/00014 ,  H01L2924/12036 ,  H01L2924/12043 ,  H01L2924/351 ,  H01L2224/80001 ,  H01L2924/00012 ,  H01L2224/05552 ,  H01L2924/00

Abstract: Procédé de réalisation d'au moins un détecteur infrarouge photosensible par assemblage d'un premier composant (100, 230) électronique comportant une pluralité de photodiodes (110) sensibles au rayonnement infrarouge et d'un deuxième composant (400) électronique comprenant au moins un circuit électronique de lecture de la pluralité de photodiodes, le procédé étant caractérisé en ce qu'il comprend : l'obtention sur chacun des premier (100, 230) et deuxième (400) composants d'une face de liaison (192, 492) formée au moins partiellement par une couche (210, 405) à base d'oxyde de silicium (Si02); une étape de collage du premier composant (100, 230) et du deuxième composant (400) par leurs faces de liaison (192, 492), réalisant ainsi le collage direct des deux composants (100, 230, 400). Ce procédé permet de simplifier l'hybridation de composants hétérogènes pour réaliser un détecteur infrarouge. L'invention porte également sur un détecteur infrarouge et sur un ensemble pour la réalisation d'un tel détecteur.

Abstract translation: 本发明涉及通过组装包括对红外辐射敏感的多个光电二极管（110）的第一电子部件（100,230）和第二电子部件（400）来生产至少一个光敏红外检测器的方法，所述第二电子部件包括至少一个电子部件 该电路用于读取多个光电二极管，其特征在于它包括：在第一（100,230）和第二（400）部件中的每一个上产生至少部分形成的连接表面（192,492） 通过含有氧化硅（SiO 2）的层（210,405）; 以及通过其连接表面（192,492）粘附第一部件（100,230）和第二部件（400）的步骤，使得能够直接粘合两个部件（100,230,400）。 该方法能够简化用于生产红外检测器的异质组件的杂交。 本发明还涉及红外检测器和用于生产这种检测器的组件。

公开(公告)号：WO2013021251A1

公开(公告)日：2013-02-14

申请号：PCT/IB2012/001482

申请日：2012-07-31

Applicant: SOITEC ,  NGUYEN, Bich-Yen ,  SADAK, Mariam

Inventor： NGUYEN, Bich-Yen ,  SADAK, Mariam

IPC: H01L21/98 ,  H01L21/683

CPC classification number: H01L25/50 ,  G02B6/43 ,  H01L21/561 ,  H01L21/568 ,  H01L21/6835 ,  H01L21/76898 ,  H01L23/367 ,  H01L23/473 ,  H01L23/525 ,  H01L24/02 ,  H01L24/03 ,  H01L24/05 ,  H01L24/08 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/80 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L24/95 ,  H01L24/96 ,  H01L25/0652 ,  H01L25/0657 ,  H01L2221/68327 ,  H01L2221/68359 ,  H01L2221/68381 ,  H01L2224/0231 ,  H01L2224/02379 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05647 ,  H01L2224/05687 ,  H01L2224/08145 ,  H01L2224/08146 ,  H01L2224/08225 ,  H01L2224/12105 ,  H01L2224/13025 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/29187 ,  H01L2224/32145 ,  H01L2224/32146 ,  H01L2224/80006 ,  H01L2224/802 ,  H01L2224/80201 ,  H01L2224/80203 ,  H01L2224/80447 ,  H01L2224/80487 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/81191 ,  H01L2224/81815 ,  H01L2224/83005 ,  H01L2224/83191 ,  H01L2224/83193 ,  H01L2224/92 ,  H01L2224/9202 ,  H01L2224/95 ,  H01L2224/96 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2225/06534 ,  H01L2225/06541 ,  H01L2225/06589 ,  H01L2924/12041 ,  H01L2924/12043 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/05442 ,  H01L2924/05042 ,  H01L2924/014 ,  H01L2224/80 ,  H01L2224/11 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2924/00

Abstract: Methods of forming bonded semiconductor structures include providing a substrate structure including a relatively thin layer (102) of material on a thicker substrate body (104), and forming a plurality of through wafer interconnects (112) through the thin layer of material. A first semiconductor structure (132A-132F)may be bonded over the thin layer of material, and at least one conductive feature (134) of the first semiconductor structure may be electrically coupled with at least one of the through wafer interconnects. A transferred layer of material (212) may be provided over the first semiconductor structure on a side thereof opposite the first substrate structure, and at least one of an electrical interconnect (302), an optical interconnect (402), and a fluidic interconnect (504) may be formed in the transferred layer of material. A second semiconductor structure (322,422) may be provided over the transferred layer of material on a side thereof opposite the first semiconductor structure. Bonded semiconductor structures are fabricated using such methods.

Abstract translation: 形成键合的半导体结构的方法包括在较厚的衬底主体（104）上提供包括相对较薄的材料层（102）的衬底结构，以及通过薄的材料层形成多个通过晶片的互连（112）。 第一半导体结构（132A-132F）可以结合在材料的薄层上，并且第一半导体结构的至少一个导电特征（134）可以与透晶片互连中的至少一个电耦合。 转移的材料层（212）可以在第一半导体结构的与第一衬底结构相对的一侧上提供，并且电互连（302），光学互连（402）和流体互连（ 504）可以形成在转移的材料层中。 第二半导体结构（322,422）可以设置在与第一半导体结构相对的一侧上的转移的材料层上。 使用这种方法制造粘合的半导体结构。

公开(公告)号：WO2016036874A1

公开(公告)日：2016-03-10

申请号：PCT/US2015/048176

申请日：2015-09-02

Applicant: SKORPIOS TECHNOLOGIES, INC.

Inventor： LAMBERT, Damien ,  SPANN, John ,  KRASULICK, Stephen

IPC: H01L21/60

CPC classification number: H01L21/6835 ,  G02B6/4201 ,  H01L21/0274 ,  H01L21/2007 ,  H01L21/683 ,  H01L21/76254 ,  H01L24/03 ,  H01L24/27 ,  H01L24/75 ,  H01L24/83 ,  H01L24/89 ,  H01L24/94 ,  H01L24/95 ,  H01L2221/68313 ,  H01L2221/68318 ,  H01L2221/6834 ,  H01L2221/68354 ,  H01L2221/68368 ,  H01L2221/68381 ,  H01L2224/0362 ,  H01L2224/75305 ,  H01L2224/75315 ,  H01L2224/80201 ,  H01L2224/83001 ,  H01L2224/83203 ,  H01L2225/06593 ,  H01L2924/01014 ,  H01L2924/1032 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/12043 ,  H01L2924/15738

Abstract: A transfer substrate with a compliant resin is used to bond one or more chips to a target wafer. An implant region is formed in a transfer substrate. A portion of the transfer substrate is etched to form a riser. Compliant material is applied to the transfer substrate. A chip is secured to the compliant material, wherein the chip is secured to the compliant material above the riser. The chip is bonded to a target wafer while the chip is secured to the compliant material. The transfer substrate and compliant material are removed from the chip. The transfer substrate is opaque to UV light.

Abstract translation: 使用具有顺应性树脂的转印衬底将一个或多个芯片结合到目标晶片。 植入区域形成在转印衬底中。 转印衬底的一部分被蚀刻以形成提升器。 将合适的材料施加到转印基板上。 芯片被固定到柔性材料上，其中芯片被固定到提升管上方的柔性材料。 当芯片固定到顺应性材料时，芯片被结合到目标晶片。 从芯片上去除转印衬底和柔顺材料。 转印衬底对UV光是不透明的。