公开(公告)号：CN106533440A

公开(公告)日：2017-03-22

申请号：CN201611178222.8

申请日：2016-12-19

Applicant: 韩颖慧

Inventor： 韩颖慧

IPC: H03M1/06 ,  H03M1/12 ,  H03F1/32 ,  H03F3/68

CPC classification number: H03M1/0602 ,  H03F1/32 ,  H03F3/68 ,  H03M1/1245 ,  H03M2201/622

Abstract: 本发明的高精度采集系统浮动放大器电路，包括衰减电路、控制芯片U4、一级放大电路、二级放大电路，衰减电路输入端接收信号，衰减电路输出端连接控制芯片U4的引脚，控制芯片U4的控制引脚连接编码电路，控制芯片U4的输出端连接一级放大电路输入端，一级放大电路输出端接二级放大电路输入端，二级放大电路输出端输出信号。该电路不仅可以实现1-128倍变化，而且能有效的减少直流漂移误差，保证信号精度。

公开(公告)号：CN106452380A

公开(公告)日：2017-02-22

申请号：CN201610873012.4

申请日：2016-09-30

Applicant: 天津大学

Inventor： 赵毅强 ,  赵公元 ,  叶茂 ,  辛睿山 ,  高曼

IPC: H03F3/45 ,  H03M1/06 ,  H03M1/12

CPC classification number: H03F3/45183 ,  H03M1/0607 ,  H03M1/129 ,  H03M2201/622

Abstract: 本发明公开了一种用于流水线ADC的增益增强型全差分放大器结构，包括MDAC主放大器和两个辅助放大器，主放大器为套筒式共源共栅结构，其中的2个PMOS管构成的共源共栅结构的输出阻抗Rp，其中的2个NMOS管构成的共源共栅结构的输出阻抗Rn；两个辅助放大器运放AMP1和运放AMP2分别用于提高Rp和Rn。两个辅助放大器中都包含输出电压稳定结构，可以确保全差分主放大器运放中共栅极PMOS管和共栅极NMOS管的栅极电压稳定。运放AMP1是两级运放，其中用电流输入模式作为第二级放大器输入方式，减小了第一级放大器负载，提高了带宽和增益。可以实现主放大器增益由原先的Gm1*(Rp||Rn)*A2增大为Gm1*(AP*Rp||AN*Rn)*A2。

公开(公告)号：CN105811979A

公开(公告)日：2016-07-27

申请号：CN201610120732.3

申请日：2016-03-03

Applicant: 电子科技大学

Inventor： 宁宁 ,  王岑 ,  王伟 ,  杜翎 ,  廖京 ,  张中

IPC: H03M1/10 ,  H03M1/14

CPC classification number: H03M1/1028 ,  H03M1/145 ,  H03M2201/622 ,  H03M2201/6354

Abstract: 本发明公开了一种带校正的逐次逼近模数转换器及其校正方法。基于共模电压复位的全差分结构DAC，电容的失配误差通过模拟后台校正技术消除。对于理想的二进制电容阵列，一个电容的权重与其低位所有电容的权重之和是相等的，但是电容失配导致它们有所不同。该校正技术通过冗余切换，实现待校正电容与其低位所有电容之和的权重比较，根据待校正电容冗余切换和正常切换两次切换的结果以及待校正电容的切换方向，在后台更新和存储每一位待校正电容的校正码字，并在ADC转换时通过一个校正DAC把校正码字的累加值转换成模拟量耦合到主DAC上。系统对需要校正的所有电容依次进行校正并循环。

公开(公告)号：CN105680860A

公开(公告)日：2016-06-15

申请号：CN201511000278.X

申请日：2015-12-28

Applicant: 深圳市思达仪表有限公司

Inventor： 娄震旦 ,  刘春华 ,  张玉清 ,  陈美淋

IPC: H03M1/12

CPC classification number: H03M1/12 ,  H03M1/1245 ,  H03M2201/622

Abstract: 本发明公开了一种提高单片机模数转换精度的电路和方法，将采样信号的模拟量转换为数字量Dobj；将单片机内部的基准电压源的模拟量Vrefint转换为基准电压源的数字量Drefint；再根据公式Vref＝(Din/Drefint)*Vrefint和Vobj实＝(Dobj/Din)*Vref获得实际输出的采样信号的数字量Vobj实；其中，Vref为参考电压模拟量，Din为模数转换的满量程数字量，采样信号的模拟量和基准电压源的模拟量转换为数字量时使用同一个参考电压源，从而减少了使用原始的参考电压模拟量导致的输出的实际采样信号模拟量与原始的采样信号模拟量偏差，有效地提高了单片机模数转换的精度。

公开(公告)号：KR101884114B1

公开(公告)日：2018-07-31

申请号：KR1020170026168

申请日：2017-02-28

Applicant: 전자부품연구원 ,  알에프코어 주식회사

Inventor： 이성호 ,  김동순 ,  전계익

IPC: H03M1/18 ,  H03M1/14

CPC classification number: H03M1/186 ,  H03M1/14 ,  H03M2201/6128 ,  H03M2201/622

Abstract: 기준전압스케일링기법이적용된 ADC가제공된다. 본발명의실시예에따른 ADC는, 제1 범위의전압을입력받아제1 크기의기준전압과비교하여디지털데이터를생성하는제1 sub-ADC 및제2 범위의전압을입력받아제2 크기의기준전압과비교하여디지털데이터를생성하는제2 sub-ADC를포함한다. 이에의해, 파이프라인구조의 ADC에서상위비트를처리하는서브 ADC의입력전압과기준전압을높여서처리할수 있어, 칩면적과소모전력의증가없이도낮은전원전압에서도 SNR을향상시켜 ADC의정밀도를높일수 있게된다.

公开(公告)号：KR1020130013826A

公开(公告)日：2013-02-06

申请号：KR1020110075672

申请日：2011-07-29

Applicant: 김도율

Inventor： 조해성

IPC: H03M1/12

CPC classification number: H03M1/0607 ,  H03M1/12 ,  H03M2201/615 ,  H03M2201/622

Abstract: PURPOSE: A gain control system for generating high quality digital data is provided to obtain a large gain corresponding to an environment, thereby heightening the quality of generated digital data. CONSTITUTION: An analog signal input unit(1100) receives an analog signal. A gain processing unit(1200) controls gain of an analog-digital converter(ADC). The ADC(1300) converts analog signal handled with gain into a digital signal. A digital data output unit(1400) outputs a converted digital signal. The gain processing unit includes a step(A) of setting gain as a predetermined level of the first gain; a step(B) of sensing peak generation during an analog-digital conversion process; and step(C) of determining a necessity of gain decreasing regulation by inspecting peak generation in step(B). The gain processing unit includes a step (D) of lowering the gain to the second gain level lower than the first gain level, decreasing by a predetermined gain decrease unit. [Reference numerals] (1000) ADC system; (1100) Analog signal input unit; (1200) Gain processing unit; (1210) Gain monitoring unit; (1220) Gain control policy unit; (1221) Peak occurrence time policy unit; (1222) Peak occurrence recovery policy unit; (1230) Gain control unit; (1300) Analog-digital converter; (1400) Digital data output unit

Abstract translation: 目的：提供用于产生高质量数字数据的增益控制系统，以获得与环境相对应的大增益，从而提高生成的数字数据的质量。 构成：模拟信号输入单元（1100）接收模拟信号。 增益处理单元（1200）控制模数转换器（ADC）的增益。 ADC（1300）将用增益处理的模拟信号转换为数字信号。 数字数据输出单元（1400）输出转换的数字信号。 增益处理单元包括将增益设置为第一增益的预定电平的步骤（A）; 在模拟数字转换处理期间感测峰值产生的步骤（B）; 以及步骤（C），其通过检查步骤（B）中的峰值生成来确定增益减小调节的必要性。 增益处理单元包括将增益降低到低于第一增益水平的第二增益水平的步骤（D），减小预定增益减小单元。 （参考数字）（1000）ADC系统; （1100）模拟信号输入单元; （1200）增益处理单元; （1210）增益监控单元; （1220）收益控制政策单位; （1221）峰值发生时间策略单位; （1222）高峰发生恢复政策单位; （1230）增益控制单元; （1300）模拟数字转换器; （1400）数字数据输出单元

公开(公告)号：KR1020060073068A

公开(公告)日：2006-06-28

申请号：KR1020040111908

申请日：2004-12-24

Applicant: 삼성전자주식회사

Inventor： 이동근 ,  이승환

IPC: H03M1/66 ,  H03M1/06

CPC classification number: H03M1/0607 ,  H03M1/668 ,  H03M2201/196 ,  H03M2201/622 ,  H03M2201/6381

Abstract: 본 발명은 통신 시스템 구현을 위한 디지털 신호처리 회로설계에 필수적 요소인 디지털-아날로그 변환기(DAC:Digital-Analog Convertor)의 이득 불일치 보상을 위한 장치 및 방법에 관한 것으로, 특히 디지털 전치 왜곡기를 디지털-아날로그 변환기 전단에 위치시켜 사용하는 통신 시스템에서 디지털 전치 왜곡기와 디지털-아날로그 변환기 사이에 디지털-아날로그 변환기 이득 불일치 보상기를 두고, 이 보상기가 디지털 직교 디지털 변조기 다음에 위치하는 디지털-아날로그 이득 불일치 예측기가 예측한 예측 값을 전송받아 이득을 보상하여 디지털-아날로그 변환기에 입력하게 하는 디지털-아날로그 변환기(DAC:Digital-Analog Convertor)의 이득 불일치 보상을 위한 장치 및 방법에 관한 것이다.

디지털-아날로그 변환기, 이득 불일치, 이득 보상,

公开(公告)号：KR20120060280A

公开(公告)日：2012-06-12

申请号：KR20100121449

申请日：2010-12-01

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： CHO YOUNG KYUN ,  JEON YOUNG DEUK ,  NAM JAE WON ,  KWON JONG KEE

IPC: H03M1/38

CPC classification number: H03M1/0621 ,  H03M1/38 ,  H03M2201/2233 ,  H03M2201/6107 ,  H03M2201/622

Abstract: PURPOSE: A SAR(Successive Approximation Register) ADC(Analog To Digital Converter) and an operation method thereof are provided to improve an operation speed of analog to digital conversion by optimizing latch movement. CONSTITUTION: An SAR(Successive Approximation Register) ADC(Analog To Digital Converter)(100) improves an operation speed in comparison with a general SAR ADC by using an asynchronous clock signal. The SAR ADC includes a digital conversion unit(110), an asynchronous clock generating circuit(120), and an SAR controller(130). The digital conversion unit changes an analog input voltage in response to a clock signal of the asynchronous clock generating circuit into digital signals. The asynchronous clock generating circuit generates the clock signal for controlling a sampling operation and a digital conversion operation in the digital conversion unit. The SAR controller controls the overall operation of the SAR ADC.

Abstract translation: 目的：提供SAR（逐次逼近寄存器）ADC（模数转换器）及其操作方法，通过优化锁存器移动来提高模数转换的操作速度。 构成：通过使用异步时钟信号，SAR（逐次逼近寄存器）ADC（模数转换器）（100）可以提高与通用SAR ADC相比的运行速度。 SAR ADC包括数字转换单元（110），异步时钟发生电路（120）和SAR控制器（130）。 数字转换单元响应于异步时钟产生电路的时钟信号将模拟输入电压改变成数字信号。 异步时钟产生电路产生用于控制数字转换单元中的采样操作和数字转换操作的时钟信号。 SAR控制器控制SAR ADC的整体运行。

公开(公告)号：KR1020090061416A

公开(公告)日：2009-06-16

申请号：KR1020070128423

申请日：2007-12-11

Applicant: 한국전자통신연구원

Inventor： 박봉혁 ,  이승식 ,  최상성 ,  구자현 ,  김석기

IPC: H03M1/12

CPC classification number: H03M1/0617 ,  H03M1/123 ,  H03M1/362 ,  H03M2201/11 ,  H03M2201/2216 ,  H03M2201/61 ,  H03M2201/622

Abstract: An apparatus and a method for converting flash analog to digital are provided to reduce a data error generated at a high speed operation by increasing a window of an output signal of a plurality of preambles. A flash analog-to-digital converter(100) includes a reference voltage generator(110), a reference clock generator, an amplifier, a latch unit, a signal processor(150), a bubble error remover, and an encoder(170). The reference voltage generator generates the plurality of reference voltages. The plurality of pre-amps amplify and output the difference between an analog input signal and the plurality of reference voltages. The signal processor includes a plurality of window expansion units. The plurality of window expansion units increase the window of the output signal of the plurality of pre-amps as much as the predetermined size and output the increased window. The encoder encodes the output signal of the plurality of window expansion unit and outputs the digital signal.

Abstract translation: 提供了一种用于将闪存模拟转换为数字的装置和方法，用于通过增加多个前导码的输出信号的窗口来减少在高速操作时产生的数据错误。 闪存模数转换器（100）包括参考电压发生器（110），参考时钟发生器，放大器，锁存单元，信号处理器（150），气泡误差去除器和编码器（170） 。 参考电压发生器产生多个参考电压。 多个前置放大器放大并输出模拟输入信号与多个参考电压之间的差值。 信号处理器包括多个窗口扩展单元。 多个窗口扩展单元将多个前置放大器的输出信号的窗口增加到预定大小并输出增加的窗口。 编码器对多个窗口扩展单元的输出信号进行编码，并输出数字信号。

公开(公告)号：KR1020090034663A

公开(公告)日：2009-04-08

申请号：KR1020070100028

申请日：2007-10-04

Applicant: 고려대학교 산학협력단

Inventor： 김진우 ,  김무영 ,  이호규 ,  김철우

IPC: H03M1/12

CPC classification number: H03M1/186 ,  H03M1/002 ,  H03M2201/196 ,  H03M2201/6107 ,  H03M2201/622

Abstract: A method and an apparatus for converting an analog signal into a digital signal are provided to reduce the number of preamplifiers and comparators by reducing a comparison range by the resistance heat switching. A switching control unit(220) controls a switch according to an input voltage. A first comparator(230) controls a comparison range according to an output value of the switching control unit. An encoding unit(260) encodes a digital code outputted from the first comparator.

Abstract translation: 提供一种用于将模拟信号转换为数字信号的方法和装置，通过减小电阻热切换的比较范围来减少前置放大器和比较器的数量。 切换控制单元（220）根据输入电压来控制开关。 第一比较器（230）根据切换控制单元的输出值控制比较范围。 编码单元（260）对从第一比较器输出的数字码进行编码。