公开(公告)号：CN104604343B

公开(公告)日：2017-06-30

申请号：CN201280075640.8

申请日：2012-09-06

Applicant: 松下知识产权经营株式会社

Inventor： 时井诚治 ,  田崎学

IPC: H05K3/28

CPC classification number: H05K7/02 ,  H05K1/162 ,  H05K1/165 ,  H05K1/167 ,  H05K1/181 ,  H05K1/182 ,  H05K3/284 ,  H05K3/301 ,  H05K3/3447 ,  H05K13/04 ,  H05K2201/10007 ,  H05K2201/10159 ,  H05K2201/10583 ,  H05K2201/10674

Abstract: 提供一种电子元件的安装结构体及电子元件的安装方法，即使对于在基板上的竖立高度较高的电子元件也具有充分的增强效果，并且，即使电子元件的形状等发生变更也能够容易地加以对应。安装结构体(1)利用接合金属(3)使基板(2)与竖立设置于该基板(2)上的电子元件(4)接合，增强用树脂体(5)跨接并粘接于基板(2)与电子元件(4)，所述增强用树脂体(5)由多个增强用树脂层(5a)构成，所述增强用树脂层(5a)以沿着所述电子元件(4)的竖立设置于基板(2)上的侧面(4a)的姿态在电子元件(4)的竖立设置的高度方向上发生层叠而构成所述增强用树脂体(4)。

公开(公告)号：CN103918354B

公开(公告)日：2017-05-24

申请号：CN201380002511.0

申请日：2013-05-27

Applicant: 日本特殊陶业株式会社

Inventor： 林贵广 ,  永井诚 ,  伊藤达也 ,  森圣二 ,  若园诚 ,  西田智弘

IPC: H05K1/02 ,  H05K1/18

CPC classification number: H05K3/4007 ,  H01L21/4846 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49894 ,  H01L24/81 ,  H01L2224/10175 ,  H01L2224/1134 ,  H01L2224/1146 ,  H01L2224/131 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16237 ,  H01L2224/8114 ,  H01L2224/81411 ,  H01L2224/81444 ,  H01L2224/81455 ,  H01L2224/81464 ,  H01L2224/81815 ,  H01L2924/12042 ,  H01L2924/1517 ,  H01L2924/15311 ,  H01L2924/15312 ,  H01L2924/15313 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/1579 ,  H01L2924/381 ,  H01L2924/3841 ,  H05K1/0298 ,  H05K1/0366 ,  H05K3/28 ,  H05K3/3452 ,  H05K3/4661 ,  H05K3/4688 ,  H05K2201/09845 ,  H05K2201/09881 ,  H05K2201/10674 ,  H01L2924/00015 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/00

Abstract: 提供一种配线基板，其中形成于层叠体的最外层的精确和刚性的坝部牢固地保护配线导体，且配线基板与半导体芯片的连接可靠性优异。构成该配线基板（10）的层叠体（31）包括作为最外层的导体层（24）的多个连接端子部（41）和配线导体（62）。配线导体（62）配置在通过用于倒装芯片地安装半导体芯片（51）的多个连接端子部（41）之间的预定位置。层叠体的最外层的树脂绝缘层（23）具有坝部（63）和增强部（64）。坝部（63）覆盖配线导体（62）。增强部（64）形成在配线导体（62）和邻近配线导体（62）的连接端子部（41）之间，且小于坝部（63）的高度（H3）。增强部（64）与坝部（63）的侧面连接。

公开(公告)号：CN104037161B

公开(公告)日：2017-03-01

申请号：CN201310757213.4

申请日：2013-12-20

Applicant: 英特尔公司

Inventor： M·K·罗伊 ,  S·M·洛茨 ,  任纬伦

IPC: H01L23/532 ,  H01L23/522 ,  H01L21/60

CPC classification number: H01L23/5386 ,  H01L21/4853 ,  H01L21/4857 ,  H01L21/486 ,  H01L21/6835 ,  H01L23/13 ,  H01L23/145 ,  H01L23/49811 ,  H01L23/49866 ,  H01L23/49894 ,  H01L23/5383 ,  H01L23/5384 ,  H01L23/5385 ,  H01L24/16 ,  H01L24/17 ,  H01L24/81 ,  H01L25/0655 ,  H01L2221/68345 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16238 ,  H01L2224/1703 ,  H01L2224/81193 ,  H01L2224/81203 ,  H01L2924/0002 ,  H01L2924/0665 ,  H01L2924/12042 ,  H01L2924/15192 ,  H01L2924/1579 ,  H01L2924/2064 ,  H05K1/0313 ,  H05K1/141 ,  H05K1/142 ,  H05K1/181 ,  H05K3/3436 ,  H05K3/467 ,  H05K2201/048 ,  H05K2201/049 ,  H05K2201/10522 ,  H05K2201/10674 ,  H05K2203/016 ,  H01L2924/00

Abstract: 本发明描述了采用有机桥来允许多芯片互相连接的实施例。在一些实施例中，有机封装衬底具有嵌入式有机桥。有机桥可具有允许管芯的附件通过有机桥而互相连接的互连结构。在一些实施例中，有机桥包括金属布线层、金属焊盘层以及交错的有机聚合物介电层，但没有衬底层。仅有几层的实施例可被嵌入到有机封装衬底的顶层或者顶部的几层中。还描述了制造的方法。

公开(公告)号：CN103579159B

公开(公告)日：2017-03-01

申请号：CN201210575914.1

申请日：2012-12-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟

IPC: H01L23/492 ,  H01L21/60

CPC classification number: H01L25/105 ,  H01L21/485 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/49894 ,  H01L23/5382 ,  H01L23/5383 ,  H01L24/09 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/81 ,  H01L25/0655 ,  H01L2224/0362 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/08225 ,  H01L2224/09051 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/17051 ,  H01L2224/17515 ,  H01L2224/81192 ,  H01L2224/81193 ,  H01L2224/81395 ,  H01L2224/81801 ,  H01L2224/81895 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/19042 ,  H01L2924/19105 ,  H05K1/0295 ,  H05K2201/09954 ,  H05K2201/10674 ,  H01L2924/014 ,  H01L2924/00014

Abstract: 本发明涉及一种器件，该器件包括第一封装部件，以及位于第一封装部件下面的第二封装部件。第二封装部件包括位于第二封装部件的顶面上的第一电连接件，其中，第一电连接件与第一封装部件相接合。第二封装部件进一步包括位于第二封装部件的顶面上的第二电连接件，其中，没有封装部件位于第二电连接件上且与其相接合。本发明还提供了一种封装组件及其形成方法。

公开(公告)号：CN106206338A

公开(公告)日：2016-12-07

申请号：CN201610136306.9

申请日：2016-03-10

Applicant: 爱思开海力士有限公司

Inventor： 李其勇 ,  金宗铉 ,  崔炯柱

IPC: H01L21/60 ,  H01L21/66 ,  H05K1/02

CPC classification number: H01L24/85 ,  H01L23/49822 ,  H01L23/49838 ,  H01L24/05 ,  H01L24/32 ,  H01L24/48 ,  H01L24/92 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/48471 ,  H01L2224/73265 ,  H01L2224/85186 ,  H01L2224/859 ,  H01L2224/92247 ,  H01L2924/00014 ,  H01L2924/15184 ,  H05K1/0268 ,  H05K3/0097 ,  H05K2201/09545 ,  H05K2201/09781 ,  H05K2201/10674 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099 ,  H01L2224/05599 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/85399 ,  H01L24/81 ,  H01L22/12 ,  H05K2203/162

Abstract: 印刷电路板及其测试方法以及制造半导体封装的方法。提供了一种制造半导体封装的方法。该方法包括以下步骤：设置条状基板，该条状基板具有由外围区域彼此分隔开并且具有盲通孔的多个单元基板区域、设置在外围区域上的外围导电图案层、以及将盲通孔电连接到外围导电图案层的连接图案层。在所述多个单元基板区域上分别设置有半导体芯片。导线被形成以将设置在所述多个单元基板区域上的连接焊盘电连接到设置在半导体芯片上的接合焊盘。连接焊盘电连接到盲通孔，并且形成导线的操作包括以下步骤：执行用于确定在每根导线和外围导电图案层之间流经所述单元基板区域的电流的测试。

公开(公告)号：CN103531573B

公开(公告)日：2016-09-14

申请号：CN201310282291.3

申请日：2013-07-05

Applicant: 日月光半导体制造股份有限公司

Inventor： 陈天赐 ,  李俊哲 ,  王圣民

IPC: H01L23/498 ,  H01L21/60 ,  H05K1/02

CPC classification number: H01L23/49811 ,  H01L21/0273 ,  H01L21/48 ,  H01L21/4846 ,  H01L21/4853 ,  H01L21/768 ,  H01L23/13 ,  H01L23/3135 ,  H01L23/3142 ,  H01L23/481 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49838 ,  H01L24/14 ,  H01L24/16 ,  H01L24/17 ,  H01L24/32 ,  H01L24/73 ,  H01L24/81 ,  H01L2224/13005 ,  H01L2224/13013 ,  H01L2224/13016 ,  H01L2224/13023 ,  H01L2224/131 ,  H01L2224/13144 ,  H01L2224/13155 ,  H01L2224/14131 ,  H01L2224/16055 ,  H01L2224/16057 ,  H01L2224/16225 ,  H01L2224/16238 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81193 ,  H01L2224/81385 ,  H01L2224/81815 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/181 ,  H05K3/4007 ,  H05K2201/0367 ,  H05K2201/10674 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/00

Abstract: 一封装基板包括一中心部、一上电路层及数个柱体。该等柱体位于该上电路层上，且从该上电路层朝上。该等柱体的顶面大致上共平面。该等柱体提供电性连接至一半导体晶粒。藉此，改善该基板及该半导体晶粒间的焊料结合可靠度。

公开(公告)号：CN104010815B

公开(公告)日：2016-08-17

申请号：CN201280063442.X

申请日：2012-12-18

Applicant: 太阳油墨制造株式会社

Inventor： 岩山弦人 ,  远藤新 ,  峰岸昌司 ,  有马圣夫

IPC: B32B27/08 ,  H05K3/28

CPC classification number: H05K1/0353 ,  B32B27/08 ,  B32B27/16 ,  B32B27/20 ,  B32B2264/102 ,  B32B2264/104 ,  B32B2307/202 ,  B32B2307/206 ,  B32B2457/08 ,  G03F7/40 ,  H01L21/563 ,  H01L23/49816 ,  H01L23/49894 ,  H01L2224/73204 ,  H01L2224/92125 ,  H05K1/036 ,  H05K1/0373 ,  H05K3/0082 ,  H05K3/281 ,  H05K3/3436 ,  H05K3/4611 ,  H05K2201/0195 ,  H05K2201/10674 ,  H05K2201/10977 ,  Y10T428/24975 ,  Y10T428/31515

Abstract: 本发明提供可形成激光加工性和除胶渣耐性优异的固化覆膜的干膜以及使用其的印刷电路板。另外，提供能够简便地形成用于防止底充胶铺展的坝的倒装芯片安装基板用的印刷电路板的制造方法、利用该方法制造的印刷电路板、将芯片倒装芯片安装到该印刷电路板上而成的倒装芯片安装基板。一种干膜，其特征在于，具备载体膜、以及将光固化性树脂组合物涂布并干燥而成的光固化性树脂组合物层(L1)，在该光固化性树脂组合物层(L1)与载体膜之间至少具备将热固化性树脂组合物涂布并干燥而成的热固化性树脂组合物层(L2)。一种印刷电路板的制造方法，其特征在于，包括：在基板的表面形成树脂绝缘层的工序，所述树脂绝缘层自基板表面侧起依次具有热固化性树脂组合物层(L2)和光固化性树脂组合物层(L1)；利用光刻法进行图案化的工序；以及利用激光加工进行图案化的工序。

公开(公告)号：CN102893711B

公开(公告)日：2016-08-03

申请号：CN201180024358.2

申请日：2011-05-11

Applicant: 松下电器产业株式会社

Inventor： 吉冈慎悟 ,  藤原弘明 ,  高下博光 ,  武田刚 ,  今野优子

IPC: H05K3/42 ,  C23C18/18 ,  G06K19/077 ,  H01L23/12 ,  H01L25/00 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H05K1/14 ,  H05K3/00

CPC classification number: H05K3/184 ,  C23C18/1608 ,  C23C18/1653 ,  C23C18/1893 ,  C25D7/0607 ,  H01L21/4832 ,  H01L21/6835 ,  H01L23/3121 ,  H01L23/49541 ,  H01L23/49582 ,  H01L23/49827 ,  H01L23/5389 ,  H01L24/24 ,  H01L24/25 ,  H01L24/82 ,  H01L25/0655 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68359 ,  H01L2221/68377 ,  H01L2224/24051 ,  H01L2224/24137 ,  H01L2224/24145 ,  H01L2224/24146 ,  H01L2224/24225 ,  H01L2224/24226 ,  H01L2224/24998 ,  H01L2224/32145 ,  H01L2224/82001 ,  H01L2224/82039 ,  H01L2224/82101 ,  H01L2225/06524 ,  H01L2225/06527 ,  H01L2225/06551 ,  H01L2225/06568 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01051 ,  H01L2924/01056 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/12042 ,  H05K1/185 ,  H05K3/10 ,  H05K3/284 ,  H05K3/4644 ,  H05K2201/10636 ,  H05K2201/10674 ,  H05K2203/0264 ,  H05K2203/072 ,  H05K2203/0723 ,  H05K2203/0769 ,  H05K2203/1407 ,  H05K2203/1469 ,  Y02P70/611 ,  H05K3/4661 ,  H01L2924/00

Abstract: 本发明提供一种配线方法，在露出多个连接端子(101a、102a)的半导体装置(1)的表面形成绝缘层(103)，在绝缘层(103)的表面形成树脂覆膜(104)，从树脂覆膜(104)的表面侧形成深度与树脂覆膜(104)的厚度相同或者超过厚度的沟(105)，使其通过连接对象的连接端子附近，并且从该附近通过部分形成到达连接对象的连接端子的连通孔(106、107)，在沟(105)以及连通孔(106、107)的表面使镀敷催化剂或镀敷催化剂前驱体沉积，通过使树脂覆膜(104)溶解或溶胀以除去树脂覆膜(104)，通过进行化学镀，仅在镀敷催化剂或者由镀敷催化剂前驱体形成的镀敷催化剂残留的部分形成镀膜，由此设置具有主体部和分支部的配线(108)，主体部位于绝缘层(103)表面，分支部从主体部分支并延伸至绝缘层(103)内部并且到达连接对象的连接端子(101a、102a)。

公开(公告)号：CN102017819B

公开(公告)日：2016-05-11

申请号：CN200980115842.9

申请日：2009-04-30

Applicant: 神港精机株式会社 ,  大野恭秀

Inventor： 大野恭秀 ,  谷口庆辅 ,  竹内达也 ,  萩原泰三

IPC: H05K3/32 ,  B23K31/02 ,  H01L21/60

CPC classification number: H05K3/3489 ,  H01L24/13 ,  H01L24/16 ,  H01L24/75 ,  H01L24/81 ,  H01L24/83 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/29109 ,  H01L2224/75 ,  H01L2224/751 ,  H01L2224/7525 ,  H01L2224/757 ,  H01L2224/8101 ,  H01L2224/81011 ,  H01L2224/81022 ,  H01L2224/81203 ,  H01L2224/81205 ,  H01L2224/81801 ,  H01L2224/83801 ,  H01L2224/83894 ,  H01L2924/00011 ,  H01L2924/01004 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/1579 ,  H01L2924/3025 ,  H05K3/3436 ,  H05K2201/10674 ,  H05K2203/1163 ,  H01L2924/0132 ,  H01L2924/00014 ,  H01L2224/83205

Abstract: 不会使被接合物彼此的电气的接触性恶化，而容易地在低温下接合。对在外部引出电极(5)的表面上具有突起电极(6)的半导体芯片(2)以及中间基板(3)的突起电极(8)的表面，通过氢自由基进行氧化膜还原处理，之后，对半导体芯片(2)以及中间基板(3)的外部引出电极(8)以及突起电极(6)进行对位，并且之后，施加载荷而接合。

公开(公告)号：CN102870006B

公开(公告)日：2016-04-27

申请号：CN201180019155.4

申请日：2011-01-27

Applicant: 浜松光子学株式会社

Inventor： 十仓史行 ,  杉谷光俊 ,  铃木滋 ,  富部隆志

IPC: G01T1/20 ,  H01L31/09 ,  H05K1/02 ,  H05K3/46

CPC classification number: G01T1/2018 ,  H01L27/14623 ,  H01L27/14634 ,  H01L27/14661 ,  H01L27/14663 ,  H05K1/0218 ,  H05K1/0242 ,  H05K1/025 ,  H05K1/113 ,  H05K2201/09727 ,  H05K2201/10545 ,  H05K2201/10674

Abstract: 本发明的连接基板（13）具备由多个电介质层（130a~130f）层叠而成的基材（130）、以及贯通相互邻接的电介质层（130c~130f）而设置的多个贯通导体（20）。与多个贯通导体（20）各自形成为一体且相互隔开的多个放射线屏蔽膜（21a~23a），设置于电介质层（130c~130f）中的两个以上的层间部分。将在一个层间部分中与一贯通导体（20）形成为一体的放射线屏蔽膜（21a(21b)）投影至垂直于规定方向的假想平面而获得的区域（PR1）、与将在其他层间部分中与其他贯通导体（20）形成为一体的放射线屏蔽膜（22b）或（22c(22c)）投影至假想平面而获得的区域相互不重合。由此，可保护集成电路器件的读取电路以防放射线，且抑制寄生电容的增加。