Abstract:
PURPOSE: A lead plate and a protection circuit board having the same are provided to improve adhesive strength of a bare cell and a protection circuit board and to facilitate a welding process by laser welding of the bare cell and the protection circuit board. CONSTITUTION: A lead plate connecting a protection circuit board and an external device of a secondary battery includes a mount part(52), a joint part(54) a stepped pulley part(56). The mount part is connected to one side of a printed circuit board. The joint part is connected to the external device. The stepped pulley part connects the mount part and the joint part. The area of the mount part is formed wider than the area welded to the external device.
Abstract:
A package structure and a manufacturing method thereof are provided to improve storage capacitance while reducing the thickness by stacking the packages in a hole of a printed circuit board. An insulation layer and a conductive pattern are repeatedly laminated in a printed circuit board. The insulation layer includes a core layer and an insulating polymer layer. A penetration hole(104) penetrating from the upper part to the lower part of the print circuit board is equipped in the printed circuit board. Packages(130) are vertically laminated in the penetration hole. A lead frame of the package is bonded in the conductive pattern of the planarization part of the side step of the penetration hole.
Abstract:
과제 주위의 온도가 변화한 때, 솔더링되는 때, 진동이 주어진 때에도, 인출 리드에 주어지는 응력을, 용이하게 완화할 수 있고, 게다가 인출 리드의 절손도 방지할 수 있는 개량된 커패시터의 실장 구조를 제안한다. 해결 수단 충전제로 덮여진 커패시터를 수용하는 수지 케이스의 외부에 외부 지지체를 마련하고, 또한 내부 지지체를 마련한다. 외부 지지체는, 수지 케이스의 상부 수지벽에 접착되는 상부 외벽을 갖는다. 수지 케이스와 외부 지지체의 하부 개구는, 서로 겹쳐지고, 하부 공간을 형성한다. 이 하부 공간에 인출 리드가 배치된다. 커패시터, 실장
Abstract:
본 발명은 탐침 카드(502)와, 그 표면의 단자(522)에 직접 장착되고 그로부터 연장되는 탄성 접촉 구조물(탐침 요소)(524)을 갖는 스페이스 트랜스포머(506)와, 스페이스 트랜스포머(506) 및 탐침 카드(502) 사이에 배치된 인터포저(504)를 갖는 탐침 카드 조립체(500)에 관한 것이다. 스페이스 트랜스포머(506)와 인터포저는 적층되어 스페이스 트랜스포머(506)의 방향, 그러므로 탐침 요소(524)의 선단의 방향이 탐침 카드의 방향을 바꾸지 않고 조정될 수 있게 한다. 스페이스 트랜스포머(506)의 방향을 조정하고 어떤 조정을 수행할 지를 결정하는 적절한 기구(532, 536, 538, 546)가 개시된다. 반도체 웨이퍼(508)의 다중 다이 사이트가 개시된 기법을 사용하여 용이하게 탐지되고, 탐침 요소(524)들은 전체 웨이퍼(508)의 탐지를 최적화하기 위해 배열될 수 있다. 탄성 접촉 구조물로서 경질 쉘(218, 220)에 의해 커버코트된 연질 코어(206)를 갖는 복합 상호 접속 요소(200)가 설명된다.
Abstract:
탄성 접촉 구조물(430)은 다이(402a, 402b)들이 반도체 웨이퍼로부터 개별화(분리)되기 전에 하나의 반도체 다이(402a, 402b) 상에 패드(410)들을 결합하도록 직접 장착된다. 이는 복수개의 단자(712)가 배치된 표면을 갖는 회로 기판(710) 등을 갖춘 반도체 다이(702, 704)에 연결함으로써 반도체 다이(402a, 402b)들을 실행(예를 들어, 시험 및/또는 번인 등)시킬 수 있게 해준다. 따라서, 반도체 다이(402a, 402b)들은 반도체 웨이퍼로부터 개별화될 수 있어서, 동일한 탄성 접촉 구조물(430)이 반도체 다이들과 (와이어링 구조, 반도체 패키지 등)의 다른 전자 부품들 사이의 상호 접속을 수행하는 데 사용될 수 있다. 탄성 접촉 구조물로서 본 발명의 모든 금속성 복합 상호 접속 요소(430)를 사용함으로써 번인을 적어도 150 ℃의 온도로 60분 미만 내에서 완료할 수 있다.
Abstract:
PURPOSE: An electronics module and a method of manufacturing the same is provided to achieve a cooled power electronics module of reduced bulk. CONSTITUTION: An electronics module comprises a metal substrate having a major face that has an insulating layer(12) thereon and that carries a plurality of electrical connection tracks(16) and a non-insulated major face, and at least one power component(18) fixed on the non-insulated major face of the substrate and having connection tabs(20) which pass through the substrate via holes(30) therein and are electrically insulated from the substrate, the tabs being soldered to respective ones of the tracks, and a housing(22) bonded to an inside wall of a cooling fluid circuit, and the component being located inside the housing and in close contact therewith.
Abstract:
본 발명은 열적 과부하의 경우에 반응하고 집적되어 있으며 소자(1)를 통하는 전류 흐름을 차단하는 보호 장치(3)를 가지는 전자 소자(1)에 관한 것이다. 전자 소자(1)는 보호 장치(3)가 고유 탄성력을 통해 스프링 초기 응력 하에 있으며 초기 응력이 가해지는 상태에서는 조립 위치를 취하고 이완된 상태에서는 전류 차단 위치를 취하는 전기 단자(4)를 가지는 것을 특징으로 한다. 또한, 본 발명은 전기 회로 장치(10) 및 회로 기판(11)의 실장을 위한 방법에 관한 것이다.
Abstract:
반도체 스택 패키지는 제 1 반도체 패키지, 제 2 반도체 패키지 및 도전성 연결부재를 포함한다. 제 1 반도체 패키지는 제 1 반도체 칩, 상기 제 1 반도체 칩과 전기적으로 연결된 제 1 외부 접속 리드들을 갖는 제 1 리드 프레임, 및 상기 제 1 외부 접속 리드들이 노출되도록 상기 제 1 반도체 칩과 상기 제 1 리드 프레임을 둘러싸는 제 1 봉지부재를 포함한다. 제 2 반도체 패키지는 제 2 반도체 칩, 상기 제 2 반도체 칩과 전기적으로 연결된 제 2 외부 접속 리드들을 갖고 상기 제 1 봉지부재 상에 배치된 제 2 리드 프레임, 및 상기 제 2 외부 접속 리드들이 노출되도록 상기 제 2 반도체 칩과 상기 제 2 리드 프레임을 둘러싸는 제 2 봉지부재를 포함한다. 도전성 연결부재는 상기 제 1 및 제 2 봉지부재들로부터 각각 노출된 상기 제 1 및 제 2 외부 접속 리드들을 전기적으로 연결시킨다. 또한, 도전성 연결부재는 도전성 연결부재에 발생된 크랙의 전진을 차단하는 크랙 차단홈을 갖는다. 따라서, 도전성 연결부재에 발생된 크랙의 전진이 크랙 차단홈에 의해 차단된다.
Abstract:
A semiconductor stacked package and a method of manufacture thereof is provided to intercept the advance of the crack generated in the conductive connection member by the crack blocking groove. A semiconductor stacked package(100) comprises a first semiconductor package, a second semiconductor package, and a conductive connection member(300). The first semiconductor package comprises a first semiconductor chip, a first lead frame, and a first sealing cover. The first lead frame has a first outer portion connecting leads electrically connected with the first semiconductor chip. The first sealing cover is formed on the first semiconductor chip and the first lead frame in order to be exposed with the first lead frame and the first outer portion connecting lead. The second semiconductor package comprises a second semiconductor chip, a second lead frame, and a second sealing cover(250). The second lead frame has a second outside connecting leads electrically connected with the second semiconductor chip. The second lead frame is arranged on the first sealing cover. The second sealing cover is formed on the second semiconductor chip and the second lead frame so that the second outside connecting lead is exposed. The conductive connection member electrically connects the first and second outside connecting leads respectively exposed from the first and second sealing covers. The conductive connection member has the crack blocking groove.
Abstract:
A probe card assembly (500) includes a probe card (502), a space transformer (506) having resilient contact structures (probe elements) (524) mounted directly to and extending from terminals (522) on a surface thereof, and an interposer (504) disposed between the space transformer (506) and the probe card (502). The space transformer (506) and interposer are "stacked up" so that the orientation of the space transformer (506), hence the orientation of the tips of the probe elements (524), can be adjusted without changing the orientation of the probe card. Suitable mechanisms (532, 536, 538, 546) for adjusting the orientation of the space transformer (506), and for determining what adjustments to make, are disclosed. Multiple die sites on a semiconductor wafer (508) are readily probed using the disclosed techniques, and the probe elements (524) can be arranged to optimize probing of an entire wafer (508). Composite interconnection elements (200) having a relatively soft core (206) covercoated by a relatively hard shell (218, 220) as the resilient contact structures are described.