公开(公告)号：KR100571844B1

公开(公告)日：2006-04-17

申请号：KR1020040086539

申请日：2004-10-28

Applicant: 삼성전자주식회사

Inventor： 최상준 ,  이정현 ,  마동준 ,  박완준 ,  박영수

IPC: G11C13/02

Abstract: 상전이 메모리 소자 및 그 동작 방법이 개시된다. 본 발명에 따른 상전이 메모리 소자는 반도체 기판에 복수의 행들과 열들의 매트릭스로 배열된 복수의 단위셀들, 행으로 배열되고 일단에 각각 행 선택 트랜지스터를 구비하는 복수의 기록 비트라인들과 읽기 비트라인들 및 열로 배열되고 일단에 각각 열 선택 트랜지스터를 구비하는 복수의 기록 워드라인들과 읽기 워드라인들을 포함한다. 여기에서, 단위셀은 상전이 저항체 및 상전이 저항체를 가열시키기 위한 발열 저항체를 포함한다.

Abstract translation: 公开了一种相变存储元件及其操作方法。 相变存储器件具有多个行和列排列的矩阵状的多个单元电池，排列在一行中读出位线和多条写入位线，每一个都包括根据本发明的行选择晶体管的半导体基板上的一个端部， 并且多个写入字线和读取字线排列成行，并且每个都在一端具有列选择晶体管。 这里，单元电池包括相变电阻器和用于加热相变电阻器的发热电阻器。

公开(公告)号：KR1020060023049A

公开(公告)日：2006-03-13

申请号：KR1020040071868

申请日：2004-09-08

Applicant: 삼성전자주식회사

Inventor： 이정현 ,  박영수 ,  박성호

IPC: H01L27/115

CPC classification number: C07F9/902 ,  C23C16/18 ,  C23C16/45531 ,  H01L27/2436 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/144 ,  H01L45/1616

Abstract: 본 발명은 안티몬 프리커서 및 이를 이용한 상변화 메모리 소자에 관한 것이다. 상변화 막 형성을 위한 안티몬 프리커서에 있어서, 상기 안티몬 프리커서는, 안티몬, 질소 및 실리콘이 포함된 프리커서를 제공함으로써, 상변화 막의 결정 구조 변화를 위해 인가하는 전류의 크기를 감소시킬 수 있으며, 이를 통하여 메모리 소자의 집적화가 가능해짐으로써 고용량의 고속 작동 가능한 반도체 메모리 소자의 구현이 가능한 장점이 있다.

公开(公告)号：KR100555543B1

公开(公告)日：2006-03-03

申请号：KR1020030098232

申请日：2003-12-27

Applicant: 삼성전자주식회사

Inventor： 김경석 ,  박홍배 ,  김봉현 ,  김성태 ,  권종완 ,  이정현 ,  김기철 ,  임재순 ,  남갑진 ,  김영선

IPC: H01L21/205

CPC classification number: H01L21/0228 ,  C23C16/308 ,  C23C16/45531 ,  C23C16/56 ,  H01L21/02175 ,  H01L21/02181 ,  H01L21/02205 ,  H01L21/3141 ,  H01L21/3142 ,  H01L21/3143 ,  H01L21/31645

Abstract: 원자층 증착법에 의한 고유전막 형성 방법 및 그 고유전막을 갖는 커패시터의 제조 방법을 개시한다. 본 발명에 따른 고유전막 형성 방법은, 원자층 증착법을 사용하여 고유전율의 유전막을 형성하는 방법으로서, 금속 성분을 포함하는 전구체를 공급한 후 퍼지하는 단계와, 산화제를 공급한 후 퍼지하는 단계와, 질소 성분을 포함하는 반응 소스를 공급한 후 퍼지하는 단계를 포함한다.
고유전막, 원자층 증착법

公开(公告)号：KR1020060017261A

公开(公告)日：2006-02-23

申请号：KR1020040065876

申请日：2004-08-20

Applicant: 삼성전자주식회사

Inventor： 이정현 ,  박성호 ,  최상준

IPC: H01L21/8242 ,  H01L27/108

CPC classification number: H01G9/00 ,  H01L28/56 ,  H01L28/65 ,  H01L28/90

Abstract: 본 발명은 5족 산화물 및 Ta 산화물을 포함하는 3차원 반도체 캐패시터 및 그 제조 방법에 관한 것이다. 반도체 기판, 상기 반도체 기판에 도전성 불순물이 도핑되어 형성된 제 1불순물 영역 및 제 2불순물 영역, 상기 제 1불순물 영역 및 제 2불순물 영역 사이에 형성된 게이트 구조체 및 상기 제 2불순물 영역과 도전성 플러그를 통하여 전기적으로 연결된 3차원 반도체 캐패시터를 포함하는 반도체 메모리 장치의 제조 방법에 있어서, 상기 3차원 구조의 캐패시터는, 5족 산화물로 제 1유전체층을 적층시키고 건식 식각에 통하여 스페이서를 형성하는 단계; 하부 전극을 형성시키는 단계; 및 상기 하부 전극 상에 Ta
2 O
5 로 제 2유전체층을 형성시키는 단계;를 포함하는 3차원 반도체 캐패시터 제조 방법을 제공한다. 이를 통하여 Ta
2 O
5 의 저온 결정화를 유도하여 고온 산화에 따른 캐패시터의 성질 악화 현상을 크게 방지하는 효과가 있다.

Abstract translation: 本文提供电容器和制造电容器的方法。 可以通过形成两个或更多个电介质层和下电极来形成电容器，其中在形成下电极之前形成两个或更多个电介质层中的至少一个。

公开(公告)号：KR100528878B1

公开(公告)日：2005-11-16

申请号：KR1020040010163

申请日：2004-02-16

Applicant: 삼성전자주식회사

Inventor： 이정원 ,  이정현 ,  이정은 ,  이재욱 ,  막심코나코브

IPC: G11B20/10

CPC classification number: G11B20/10055 ,  G11B20/10009 ,  G11B20/10111 ,  G11B20/10296 ,  G11B20/1426

Abstract: 고속 혼성 아날로그/디지털 PRML 데이터 검출 및 클럭복원장치에 관하여 개시한다. 본 발명에 따른 고속 혼성 아날로그/디지털 PRML 데이터 검출 및 클럭복원 장치는 입력 아날로그 RF 신호의 이득을 증폭하여 제공하는 가변이득 증폭기, 가변이득 증폭기에서 제공된 아날로그 RF 신호를 등화하여 출력하는 아날로그 등화기, 아날로그 등화기에서 등화되어 출력된 아날로그 RF 신호를 샘플링하여 디지털 RF 신호로 전환, 출력하는 A/D 컨버터, A/D 컨버터에서 출력된 디지털 RF 신호 중 DC 오프셋 성분을 제거하여 DC 오프셋 제거신호를 출력하는 DC 오프셋 제거부, DC 오프셋 제거신호로부터 원하는 채널특성 모델에서 요구되는 기준레벨 중 어느 하나의 값을 갖도록 DC 오프셋 제거신호의 판별레벨을 검출하고, 판별레벨과 DC 오프셋 제거신호의 실제 레벨간의 차인 레벨 오차값을 산출하는 레벨오차 탐지기, DC 오프셋 제거신호를 디코딩하여 데이� �를 복원하는 비터비 디코더, 및 소정 주파수 별로 레벨 오차값을 달리 저장하고, 레벨 오차값에 기초하여 각 주파수 성분 별로 소정 계수값을 산출하며, 산출된 소정 계수값을 D/A 컨버팅하여 가변이득 증폭기 및 아날로그 등화기에 제공하는 적응형 디지털 콘트롤러를 포함하는 것을 특징으로 한다.

公开(公告)号：KR100506098B1

公开(公告)日：2005-08-03

申请号：KR1020040085807

申请日：2004-10-26

Applicant: 삼성전자주식회사

Inventor： 이정현 ,  민요셉 ,  조영진

IPC: H01L27/108 ,  H01L21/336 ,  H01L21/31

Abstract: 본 발명은 하프늄 산화막 형성용 전구체 및 상기 전구체를 이용한 하프늄 산화막의 형성방법에 관한 것으로, 보다 구체적으로는 전기적 특성을 개선하면서 저온증착이 가능하고, 증착속도가 향상되며, 향상된 단차 피복성을 나타내는 하프늄 산화막 형성용 전구체, 상기 전구체를 이용한 하프늄 산화막의 형성방법 및 상기 형성방법에 따라 얻어진 하프늄 산화막을 채용한 커패시터와 트랜지스터 및 이들을 구비한 전자소자에 관한 것이다.

公开(公告)号：KR1020050040160A

公开(公告)日：2005-05-03

申请号：KR1020030075218

申请日：2003-10-27

Applicant: 삼성전자주식회사

Inventor： 백현석 ,  이정현 ,  박종봉 ,  박윤창

IPC: H01L27/108

CPC classification number: H01L28/75 ,  H01L21/28556 ,  H01L27/10852 ,  H01L27/10855 ,  H01L28/55 ,  H01L28/65 ,  H01L28/90 ,  H01L28/91

公开(公告)号：KR1020050029427A

公开(公告)日：2005-03-28

申请号：KR1020030065684

申请日：2003-09-22

Applicant: 삼성전자주식회사

Inventor： 이정형 ,  이정현 ,  김종표 ,  서범석

IPC: H01L21/8242

Abstract: A method of fabricating a semiconductor capacitor having a diffusion barrier is provided to reduce leakage current by eliminating a La-silicate layer from an interface between a bottom electrode and a barrier layer. A bottom electrode(105) is formed on an upper surface of a semiconductor substrate(100). A diffusion barrier(118) is formed on the entire surface of the bottom electrode. A dielectric layer(119) is formed on the diffusion barrier. A thermal process is performed on the semiconductor substrate including the dielectric layer, the diffusion barrier, and the bottom electrode. A top electrode(130) is formed to cover the bottom electrode having the dielectric layer. The diffusion barrier is formed by stacking a barrier layer(113) and an insertion layer(116).

Abstract translation: 提供一种制造具有扩散阻挡层的半导体电容器的方法，以通过从底部电极和阻挡层之间的界面消除La-硅酸盐层来减少漏电流。 底部电极（105）形成在半导体衬底（100）的上表面上。 在底部电极的整个表面上形成扩散阻挡层（118）。 介电层（119）形成在扩散阻挡层上。 在包括电介质层，扩散阻挡层和底部电极的半导体衬底上进行热处理。 形成顶部电极（130）以覆盖具有电介质层的底部电极。 通过层叠阻挡层（113）和插入层（116）形成扩散阻挡层。

公开(公告)号：KR1020050026320A

公开(公告)日：2005-03-15

申请号：KR1020030063360

申请日：2003-09-09

Applicant: 삼성전자주식회사

Inventor： 박현수 ,  이재욱 ,  류은진 ,  심재성 ,  조잉섭 ,  이정현

IPC: G11B20/10

CPC classification number: G11B20/10101 ,  G11B20/10009 ,  G11B20/10296 ,  G11B2020/1288 ,  G11B2220/2541

Abstract: A data reproducing apparatus and method are provided to determine a reference level for optimizing a performance of a Viterbi decoder and at the same time, to be robust to a noise like a tangential tilt. The apparatus comprises an equalizer(130), a channel identifier(170) and an adaptive processor(180). The equalizer(130) equalizes a specified frequency of an input signal. The channel identifier(170) detects a reference level of a Viterbi decoder based on the input signal of the equalizer(130). The adaptive processor(180) determines a filtering coefficient of the equalizer(130) based on the detected reference level and the IO signal of the equalizer(180).

Abstract translation: 提供了一种数据再现装置和方法，用于确定用于优化维特比解码器的性能的参考电平，并且同时对诸如切向倾斜的噪声是鲁棒的。 该装置包括均衡器（130），信道标识符（170）和自适应处理器（180）。 均衡器（130）对输入信号的指定频率进行均衡。 信道标识符（170）基于均衡器（130）的输入信号来检测维特比解码器的参考电平。 自适应处理器（180）基于检测到的参考电平和均衡器（180）的IO信号来确定均衡器（130）的滤波系数。

公开(公告)号：KR100468852B1

公开(公告)日：2005-01-29

申请号：KR1020020042763

申请日：2002-07-20

Applicant: 삼성전자주식회사

Inventor： 이정현 ,  민요셉 ,  조영진

IPC: H01L21/205

CPC classification number: H01L21/28194 ,  H01L21/31604 ,  H01L21/31616 ,  H01L21/31683 ,  H01L21/31691 ,  H01L27/10814 ,  H01L27/10852 ,  H01L28/56 ,  H01L29/513 ,  H01L29/517

Abstract: Provided is a method for depositing a dielectric layer (13) on a substrate (11). Oxidation barrier layers (10) for preventing the oxidation and diffusion of a lower electrode are inserted into the interfaces between the substrate (11) and a dielectric layer (13) and between the dielectric layers (13, 15, 17). Accordingly, a capacitor having a low leakage current and a high capacitance is obtained. In addition, a dielectric constant is controlled by adjusting a lattice constant so that a multi-layer structure of high dielectric constant is formed on a large substrate.

Abstract translation: 提供了一种用于在衬底（11）上沉积介电层（13）的方法。 用于防止下电极的氧化和扩散的氧化阻挡层（10）被插入到衬底（11）和介电层（13）之间以及介电层（13,15,17）之间的界面中。 相应地，获得具有低漏电流和高电容的电容器。 另外，通过调整晶格常数来控制介电常数，从而在大基板上形成高介电常数的多层结构。 ＆lt;图像＆GT;