-
公开(公告)号：KR100746563B1
公开(公告)日：2007-08-08
申请号：KR1020060046037
申请日：2006-05-23
Applicant: 한국전자통신연구원
IPC: H03M1/66
Abstract: 본 발명은 디지털 신호를 아날로그 신호로 바꾸어주는 디지털-아날로그 변환기에 관한 것이다. 본 발명의 디지털-아날로그 변환기는 디지털 입력으로부터 전류원을 선택하기 위한 디코더와, 전류원의 전류스위치를 구동하는 전류스위치 드라이버, 및 디코더와 전류스위치 드라이버 사이에 위치하며 매 클럭마다 디코더의 출력과 전류스위치 드라이버의 입력의 연결관계를 임의로 재설정하는 임의선택 스위치를 포함한다. 본 발명에 의하면, 매 클럭신호마다 선택되는 전류원들을 바꾸어줌으로써 전류원들의 공간적인 배치에 따른 디지털-아날로그 변환기의 비선형성을 평균적으로 보상하여 디지털-아날로그 변환기의 선형성을 높일 수 있다.
디지털-아날로그 변환기, Digital-to-Analog Converter, DAC-
公开(公告)号：KR1020070059857A
公开(公告)日：2007-06-12
申请号：KR1020060050320
申请日：2006-06-05
Applicant: 한국전자통신연구원
IPC: H03M3/04
CPC classification number: H03M3/50 , H03M2201/61 , H03M2201/6372 , H03M2201/8152
Abstract: A multi-bit sigma delta modulator with one DAC capacitor and a DAC(Digital-Analog Converter) for the multi-bit sigma delta modulator are provided to increase the number of output levels of the DAC by expanding the DAC capacitor. A multi-bit sigma delta modulator includes an operation amplifier(21), a sampling capacitor(22), an integration capacitor(23), a DAC capacitor(24), switches(25,26,27), and a switching controller(28). The sampling capacitor(22) is connected between the first switch(26) and an input terminal of the operation amplifier(21). The first switch(26) is connected between the input terminal of the operation amplifier(21) and a ground. The second switch(27) is connected between an input(IN) and the sampling capacitor(22). The integration capacitor(23) connects an output(OUT) and the input terminal of the operation amplifier(21) to form a negative feedback loop. The DAC capacitor(24) is connected between the DAC switch(25) and the input terminal of the operation amplifier(21). The DAC switch(25) connects reference voltages(Vrefp,Vcm,Vrefn) to the DAC capacitor(24) for a DAC of a switched capacitor structure to perform a desired operation. The switching controller(28) controls operation of the DAC switch(25) by generating a control signal according to an ADC output code of a modulator.
Abstract translation: 提供具有一个DAC电容器的多位Σ-Δ调制器和用于多位Σ-Δ调制器的DAC（数模转换器），以通过扩展DAC电容器来增加DAC的输出电平数量。 多位Σ-Δ调制器包括运算放大器（21），采样电容器（22），积分电容器（23），DAC电容器（24），开关（25,26,27）和开关控制器 28）。 采样电容器（22）连接在第一开关（26）和运算放大器（21）的输入端子之间。 第一开关（26）连接在运算放大器（21）的输入端和地之间。 第二开关（27）连接在输入（IN）和采样电容器（22）之间。 积分电容器（23）连接输出（OUT）和运算放大器（21）的输入端，以形成负反馈回路。 DAC电容器（24）连接在DAC开关（25）和运算放大器（21）的输入端子之间。 DAC开关（25）将用于开关电容器结构的DAC的参考电压（Vrefp，Vcm，Vrefn）连接到DAC电容器（24）以执行期望的操作。 开关控制器（28）通过根据调制器的ADC输出代码产生控制信号来控制DAC开关（25）的操作。
-
公开(公告)号：KR1020070059844A
公开(公告)日：2007-06-12
申请号：KR1020060046037
申请日：2006-05-23
Applicant: 한국전자통신연구원
IPC: H03M1/66
CPC classification number: H03M1/66 , H03M1/0621 , H03M1/1023 , H03M2201/63 , H03M2201/6372
Abstract: A dynamic linearization digital-to-analog converter is provided to obtain high dynamic linearity by dynamically compensating deterioration of linearity due to mismatch caused by spatial arrangement of unit current sources. A dynamic linearization digital-to-analog converter includes a decoder(12), a current switch driver(14), and a random selecting switch(13). The decoder(12) selects a current source(15) from a digital input. The current switch driver(14) drives a current switch of the current source(15). The random selecting switch(13) is located between the decoder(12) and the current switch driver(14), and resets connection between an output of the decoder(12) and an input of the current switch driver(14) randomly every clock.
Abstract translation: 提供动态线性化数模转换器，以通过动态补偿由于单位电流源的空间布置引起的失配引起的线性劣化，以获得高动态线性度。 动态线性化数模转换器包括解码器（12），电流开关驱动器（14）和随机选择开关（13）。 解码器（12）从数字输入端选择电流源（15）。 当前的开关驱动器（14）驱动电流源（15）的电流开关。 随机选择开关（13）位于解码器（12）和电流开关驱动器（14）之间，并且每时钟随机地重置解码器（12）的输出和当前开关驱动器（14）的输入端之间的连接 。
-
公开(公告)号：KR100673483B1
公开(公告)日：2007-01-24
申请号：KR1020040097479
申请日：2004-11-25
Applicant: 한국전자통신연구원
CPC classification number: H03M1/0604 , H03M1/1215 , H03M1/167 , H03M1/804
Abstract: 본 발명의 다중 경로 아날로그 디지털 변환기는 별도의 오프셋 보정회로의 추가 없이, 우수한 오프셋 제거를 달성한다.
다중 파이프 라인 아날로그 디지털 변환기는 아날로그 디지털 변환기 및 멀티 플라잉 디지털 아날로그 변환기를 포함하며, 상기 멀티 플라잉 디지털 아날로그 변환기는 샘플링 구간 동안 증폭기의 동작을 최적화 하거나, 증폭기의 보상 커패시터의 용량을 증가시키거나, 증폭기에 인가되는 바이어스 전류를 조절함으로써 오프셋을 효과적으로 제거할 수 있다.-
公开(公告)号：KR100668414B1
公开(公告)日：2007-01-16
申请号：KR1020050070624
申请日：2005-08-02
Applicant: 한국전자통신연구원
IPC: H02M1/14
Abstract: 본 발명의 목적은 두 개의 피드백 루프를 적용한 회로를 구현하여, 낮은 전압에서도 동작이 가능한 구조를 가지며, 전원 노이즈를 억제하기 위하여 높은 PSRR(Power Supply Rejection Ratio) 특성을 가지도록 하였으며, 더불어 기존의 일반적인 기준 전압 발생기에서 나타나는 전압-전류 변환기가 필요하지 않은 구조를 갖는 낮은 기준 전류발생기를 제공하는 것이다.
본 발명은 소정의 전류를 전달받아 제 1 전압을 발생하되 상기 제 1 전압은 온도에 대응하여 전압레벨이 감소하는 제 1 전압발생부, 제 2 전압을 발생하되 상기 제 2 전압은 온도에 대응하여 전압레벨이 높아지는 제 2 전압발생부, 상기 제 1 전압에 대응한 제 1 전류를 발생하는 제 1 전류 발생부, 상기 제 2 전압에 대응한 제 2 전류를 발생하는 제 2 전류 발생부 및 상기 제 1 및 제 2 전류를 전달받아 상기 제 1 및 제 2 전류가 합산된 기준전류를 생성하는 기준전류 발생부를 포함하는 기준전류 발생기를 제공하는 것이다.-
Patent Agency Ranking
公开(公告)号：KR100627134B1
公开(公告)日：2006-09-25
申请号：KR1020050037956
申请日：2005-05-06
Applicant: 한국전자통신연구원
Abstract: 본 발명은 반도체 집적회로(Integrated Circuit)에 적용되는 반도체 제어 정류기(Silicon Controlled Rectifier; SCR)를 이용한 정전기 방전(Electro-static discharge; ESD) 보호 회로에 관한 것으로, 3중 웰 구조의 반도체 기판을 사용하여 ggNMOS 소자의 기판에 해당하는 p웰에 바이어스를 인가할 수 있도록 함으로써 반도체 제어 정류기의 트리거 전압이 종래보다 감소될 수 있으며, PNP 및 NPN 바이폴라 트랜지스터로 구성되는 두 개의 반도체 제어 정류기를 통해 방전 경로가 형성되도록 함으로써 방전 용량이 증대될 수 있다.
정전기 방전(ESD), 보호 회로, 반도체 제어 정류기(SCR), 트리거 전압, RC 네트워크-
公开(公告)号：KR1020060067189A
公开(公告)日：2006-06-19
申请号：KR1020040105702
申请日：2004-12-14
Applicant: 한국전자통신연구원
CPC classification number: H03K23/667 , H03L7/193 , H03L7/1976
Abstract: 본 발명은 위상고정루프를 이용한 Fractional-N 주파수 합성기에 관한 것이다. 본 발명에 따른 주파수 합성기는 고차 시그마-델타 변조기, 펄스-스왈로우 방식의 다중모드 분주기, 저위상잡음을 갖는 부궤환 방식의 LC-공조 전압제어발진기를 포함한다. 이러한 구성에 의해, 본 발명의 시그마-델타 Fractional-N 주파수 합성기는 시그마-델타에 의한 노이즈 쉐이핑과 우수한 스퓨리어스 억제 기능을 가진다.
fractional-N 주파수 합성기, 위상고정루프, 시그마-델타, 펄스-스왈로우, 다중모드 분주기, LC-공조 전압제어발진기-
公开(公告)号：KR1020060065444A
公开(公告)日：2006-06-14
申请号：KR1020050038736
申请日：2005-05-10
Applicant: 한국전자통신연구원
CPC classification number: H03G1/0029 , H03F3/45475 , H03F2203/45026
Abstract: 본 발명은 가변 이득 증폭기(Variable Gain Amplifier, 이하, 'VGA'라 함)에 관한 것으로, 제1 및 제2 입력전압을 차동 입력하여 소정 전류가 공급되고, 상기 공급된 전류를 제공받아 외부의 조절전압에 따라 트랜스컨덕턴스의 크기를 조절하여 다양한 출력전류를 발생하기 위한 제1 수단과, 제1 바이어스 전압에 따라 미러 형태를 전류를 발생하고, 상기 발생된 미러 전류와 제2 바이어스 전압을 이용하여 상기 제1 수단에 안정적인 바이어스를 공급하기 위한 제2 수단과, 상기 제1 수단에 의해 발생된 출력전류에 따라 가변 이득을 갖는 출력전압을 발생하기 위한 제3 수단을 포함함으로써, 안정된 바이어스 공급에 의한 저왜곡(low distortion) 및 고대역(high frequency bandwidth)의 특성을 가지고, 고속으로 동작하는 저전압 CMOS VGA 회로를 집적회로(IC) 내에 내장할 수 있으며, 간단히 구현할 뿐만 아니라 그 면적을 최소화할 수 있는 효과가 있다.
가변 이득 증폭기, CMOS, 바이어스, 미러 전류, 바이어스 공급부Abstract translation: 本发明中，第一和第二输入电压与输入差分具有预定的电流供应，外部接收的提供所述可变增益放大器的电源电流控制（可变增益放大器，在下文中，在下文中“VGA”） 第一装置，用于通过根据电压调节互导的幅度来产生各种输出电流;第二装置，用于根据第一偏置电压产生反射镜类型的电流; 用于向第一装置提供稳定偏置的第二装置和用于根据由第一装置产生的输出电流产生具有可变增益的输出电压的第三装置， 具有低失真和高频带宽并且高速工作的低电压CMOS VGA电路可以嵌入到集成电路（IC）中， 因为它实现安全，因为是它可能最小化的区域的效果。
-
公开(公告)号：KR100499856B1
公开(公告)日：2005-07-07
申请号：KR1020020078448
申请日：2002-12-10
Applicant: 한국전자통신연구원
IPC: H03G3/30
Abstract: 본 발명은 가변 이득 증폭기에 관한 것으로, 차동 형태로 이루어진 입력부와, 외부 이득조절전압 신호를 공급받아 MOS 트랜지스터의 트랜스컨덕턴스 크기를 조절하여 다양한 크기의 출력전류를 출력하는 이득 조절부와, 상기 출력전류를 입력받아 출력부하 저항에 의한 가변 전압이득을 갖는 출력부를 포함하는 가변 이득 CMOS(Complementary Metal-Oxide-Semiconductor) 증폭기를 제공함으로써 저전압에서 동작하여 보다 넓은 입력신호의 입력범위에 대한 선형성을 개선 및 증대시킬 수 있는 가변 이득 증폭기를 개시한다.
-
公开(公告)号：KR100462467B1
公开(公告)日：2004-12-17
申请号：KR1020010085836
申请日：2001-12-27
Applicant: 한국전자통신연구원
IPC: H03G3/00
CPC classification number: H03G1/0017 , H03F3/45197 , H03F2203/45504 , H03F2203/45726 , H03G1/007 , H03G7/00
Abstract: A variable gain amplifier (VGA) circuitry for implementing gain as a pseudo exponential function by using the linear area of metal oxide semiconductor field effect transistors (MOSFETs) is provided. The VGA circuitry includes a fixed resistor and a variable resistor, which is connected in serial to the fixed resistor and implemented by combining one or more MOSFETs operating in a linear area with different control voltages to each MOSFET. Although the MOSFET has no exponential characteristics, the VGA circuitry can easily implement a pseudo exponential function with a simple structure. Further, since a complex circuit for generating an exponential function is not necessary, power consumption thereof can be eliminated.
Abstract translation: 提供了一种可变增益放大器（VGA）电路，用于通过使用金属氧化物半导体场效应晶体管（MOSFET）的线性区域来实现作为伪指数函数的增益。 VGA电路包括一个固定电阻器和一个可变电阻器，该电阻器与固定电阻器串联连接，并通过将一个或多个工作在线性区域且具有不同控制电压的MOSFET连接到每个MOSFET来实现。 尽管MOSFET没有指数特性，但VGA电路可以通过简单的结构轻松实现伪指数函数。 此外，由于不需要用于产生指数函数的复合电路，所以可以消除其功耗。
-
-
-
-
-
-
-
-
-
Search Results
221
records
(took 0.026 seconds)
