公开(公告)号：WO2009133969A2

公开(公告)日：2009-11-05

申请号：PCT/JP2009/058794

申请日：2009-04-30

Applicant: PANASONIC ELECTRIC WORKS CO., LTD. ,  YOSHIOKA, Shingo ,  FUJIWARA, Hiroaki

Inventor： YOSHIOKA, Shingo ,  FUJIWARA, Hiroaki

IPC: H05K1/02 ,  H05K1/16 ,  H05K3/10 ,  H05K3/18 ,  H05K3/46

CPC classification number: H05K3/107 ,  H01L2224/48227 ,  H01L2924/15311 ,  H05K1/0206 ,  H05K1/0269 ,  H05K1/0284 ,  H05K1/111 ,  H05K1/162 ,  H05K3/0032 ,  H05K3/184 ,  H05K3/4647 ,  H05K3/465 ,  H05K3/4661 ,  H05K2201/09736 ,  H05K2201/09845 ,  H05K2201/2072 ,  H05K2203/0108 ,  H05K2203/0565 ,  H05K2203/161

Abstract: The method of producing a multilayer circuit board includes a film-forming step of forming a swellable resin film on the surface of an insulative substrate, a circuit groove-forming step of forming circuit grooves having a depth equal to or greater than the thickness of the swellable resin film on the external surface of the swellable resin film, a catalyst-depositing step of depositing a plating catalyst on the surface of the circuit grooves and the surface of the swellable resin film, a film-separating step of swelling the swellable resin film with a particular liquid and then separating the swollen resin film, and a plating processing step of forming an electrolessly plated film only in the region where the plating catalyst or the plating catalyst formed from the plating catalyst precursor remains unseparated after separation of the swellable resin film.

Abstract translation: 制造多层电路板的方法包括在绝缘基板的表面上形成可溶胀树脂膜的成膜步骤，形成深度等于或等于厚度的电路槽的电路槽形成步骤 可膨胀树脂膜的外表面上的可溶胀树脂膜，在电路槽的表面和可溶胀树脂膜的表面上沉积电镀催化剂的催化剂沉积步骤，使可溶胀树脂膜溶胀的膜分离步骤 与特定的液体分离，然后分离溶胀的树脂膜，以及仅在可溶胀树脂膜分离之后，在镀催化剂或由电镀催化剂前体形成的镀催化剂保持未分离的区域中形成无电镀膜的电镀处理步骤 。

公开(公告)号：WO2008111408A1

公开(公告)日：2008-09-18

申请号：PCT/JP2008/053609

申请日：2008-02-29

Applicant: 株式会社 村田製作所 ,  及川 善和 ,  森本 秀行

Inventor： 及川 善和 ,  森本 秀行

IPC: H05K3/46 ,  H01L23/12 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H05K3/00

CPC classification number: H05K1/0206 ,  H01L23/3677 ,  H01L2224/16225 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/09701 ,  H05K1/0306 ,  H05K3/107 ,  H05K3/1258 ,  H05K3/4061 ,  H05K3/4611 ,  H05K3/4629 ,  H05K2201/0352 ,  H05K2201/09627 ,  H05K2201/09736 ,  H01L2224/0401

Abstract: 　電子部品の集積度が高くなっても、実装面積を犠牲にすることなく、放熱特性を格段に高めることができ、もって信頼性を向上させることができる多層配線基板及びその製造方法を提供する。 　本発明の多層配線基板１０は、複数のセラミック層１１Ａを積層してなる積層体１１と、この積層体１１の側面に形成された端子電極１３と、を備え、更に、積層体１１に搭載される第１、第２、第３の電子部品５１、５２、５３に接続するために積層体１１の上面からその内部の複数のセラミック層１１Ａを貫通する放熱用ビアホール導体１７と、この放熱用ビアホール導体１７に接続され且つ積層体１１内で放熱用ビアホール導体１７と端子電極１３とを接続するように一つのセラミック層１１Ａ内で面方向にビア導体が連設されてなる連続ビアホール導体１８と、を備えている。

Abstract translation: 提供一种多层布线板，即使在增加电子部件的集成性的同时，也不会牺牲安装面积而显着提高散热特性，提高可靠性。 还提供了一种制造这种多层布线板的方法。 多层布线基板（10）具有层叠有多个陶瓷层（11A）的层叠体（11）和形成在层叠体（11）的侧面的端子电极（13）。 此外，多层布线基板具有从层叠体的上表面贯通层叠体（11）内的陶瓷层（11A）的散热通路导体（17），与第一，第二和第三 安装在层叠体（11）上的电子部件（51,52,53）。 以及与散热通孔导体（17）连接的连续通孔导体（18），通过在一个陶瓷层（11A）内沿平面方向连续配置通孔导体而形成，从而将散热通孔 导体（17）和端子电极（13）。

公开(公告)号：WO2007136651A3

公开(公告)日：2008-03-13

申请号：PCT/US2007011728

申请日：2007-05-16

Applicant: SANDISK CORP ,  LIAO CHIH-CHIN ,  CHEN HAN-SHIAO ,  CHIU CHIN-TIEN ,  YU CHEEMEN ,  TAKIAR HEM

Inventor： LIAO CHIH-CHIN ,  CHEN HAN-SHIAO ,  CHIU CHIN-TIEN ,  YU CHEEMEN ,  TAKIAR HEM

IPC: H01L23/498

CPC classification number: H01L23/49838 ,  H01L23/3121 ,  H01L2924/0002 ,  H01L2924/1433 ,  H05K1/0271 ,  H05K3/108 ,  H05K3/28 ,  H05K2201/0373 ,  H05K2201/09736 ,  H01L2924/00

Abstract: A substrate, and a semiconductor die package formed therefrom, are disclosed which include a distributed plating pattern for reducing mechanical stress on the semiconductor die. The substrate according to embodiments of the invention may include traces and contact pads plated in a double image plating process. Additionally, the substrate may include dummy plating areas including plating material. The plated vias and/or traces and the plating material within the dummy plating areas provide a plating pattern which is evenly distributed across the surface of the substrate. The even distribution of the plating pattern prevents peaks and valleys in the finished substrate.

Abstract translation: 公开了一种基板和由其形成的半导体管芯封装，其包括用于减小半导体管芯上的机械应力的分布电镀图案。 根据本发明的实施例的衬底可以包括以双映像电镀工艺电镀的迹线和接触焊盘。 此外，基板可以包括包括电镀材料的虚拟电镀区域。 电镀通孔和/或迹线以及虚拟电镀区域内的电镀材料提供均匀分布在基板表面上的电镀图案。 电镀图案的均匀分布防止成品基板中的峰和谷。

公开(公告)号：WO2007089885A3

公开(公告)日：2007-11-15

申请号：PCT/US2007002722

申请日：2007-01-30

Applicant: INTEL CORP ,  BANERJEE GAURAB ,  MOONEY STEPHEN

Inventor： BANERJEE GAURAB ,  MOONEY STEPHEN

IPC: H05K1/02 ,  H01L23/66 ,  H01P5/02 ,  H05K1/14

CPC classification number: H05K1/025 ,  H01L23/66 ,  H01L2224/16 ,  H01L2924/01078 ,  H01L2924/10253 ,  H01L2924/15174 ,  H01L2924/15311 ,  H01L2924/3011 ,  H01P5/02 ,  H05K1/14 ,  H05K1/181 ,  H05K2201/044 ,  H05K2201/09736 ,  H05K2201/10689 ,  H05K2201/10734 ,  H01L2924/00

Abstract: A passive impedance equalization network (250,255,260,265) for high speed serial links is described. The impedance equalization network may include at least one stepped impedance transformer near points of impedance discontinuities (205,225,210,230). The impedance discontinuities may be at an interface connection between two circuit boards. The impedance discontinuities on a circuit board may be at a die-package interface and/or a package-board interface. The stepped impedance transformer may be formed in a package trace, a board trace or both. Forming the stepped impedance transformers in the traces requires no modification to existing package/board design methodology or technology. The stepped impedance transformers can provide impedance matching over a range of frequencies. To account for modeling errors in the design of the stepped impedance transformers integrated circuits transmitting data over the serial link may include active circuitry to select an output/input impedance for transmitters/receivers. Other embodiments are otherwise disclosed herein.

Abstract translation: 描述了用于高速串行链路的无源阻抗均衡网络（250,255,260,265）。 阻抗均衡网络可以包括在阻抗不连续点附近的至少一个阶梯式阻抗变压器（205,225,210,230）。 阻抗不连续性可能在两个电路板之间的接口连接处。 电路板上的阻抗不连续性可能在管芯封装接口和/或封装板接口处。 阶梯式阻抗变压器可以形成为封装迹线，板迹线或两者。 在走线中形成阶梯式阻抗变压器不需要修改现有的封装/电路板设计方法或技术。 阶梯式阻抗变压器可以在一定频率范围内提供阻抗匹配。 为了解决在阶梯式阻抗变压器的设计中的建模误差，通过串行链路传输数据的集成电路可能包括用于选择发射机/接收机的输出/输入阻抗的有源电路。 其他实施例在此另外公开。

公开(公告)号：WO2007016323A2

公开(公告)日：2007-02-08

申请号：PCT/US2006/029359

申请日：2006-07-28

Applicant: VELCRO INDUSTRIES B.V. ,  KINGSFORD, Howard A. ,  CLUNE, Willliam P. ,  FERRY, Kristel

Inventor： KINGSFORD, Howard A. ,  CLUNE, Willliam P. ,  FERRY, Kristel

IPC: B29C43/22 ,  H05K3/10

CPC classification number: B29C43/222 ,  A44B18/0049 ,  B29C43/46 ,  B29C2043/461 ,  B29C2043/465 ,  B29L2031/729 ,  H05K1/0284 ,  H05K1/0393 ,  H05K3/0014 ,  H05K3/0058 ,  H05K3/0091 ,  H05K3/107 ,  H05K3/125 ,  H05K3/1258 ,  H05K3/28 ,  H05K2201/0129 ,  H05K2201/09036 ,  H05K2201/09118 ,  H05K2201/09727 ,  H05K2201/09736 ,  H05K2201/209 ,  H05K2203/0108 ,  H05K2203/013 ,  H05K2203/0143 ,  H05K2203/1366 ,  H05K2203/1545 ,  Y10T29/49128 ,  Y10T29/49158

Abstract: A method of forming a flexible conductive strip includes: molding a continuous, flexible base of an electrically insulating thermoplastic resin, while forming channels in a surface of the base; at least partially filling the formed channels with a flowable, electrically conductive composition; and then stabilizing the flowable composition in the channels to form a pattern of stable, electrically conductive traces within the channels. A method of forming a flexible circuit board having loop-engageable touch fastener elements includes: molding a continuous, flexible base from an electrically insulating thermoplastic resin, while forming a field of stems integrally molded with and extending from a first side of the base; applying a conductive material to the base to form a pattern of electrically conductive traces in accordance with a circuit design; and forming loop-engageable heads on the stems.

Abstract translation: 形成柔性导电条的方法包括：在电绝缘热塑性树脂的模制基底上形成通道; 用可流动的导电组合物至少部分地填充所形成的通道; 然后稳定通道中的可流动组合物，以在通道内形成稳定的导电迹线图案。 一种形成具有环路接合接触紧固元件的柔性电路板的方法包括：从电绝缘热塑性树脂模制连续的柔性基底，同时形成与基底的第一侧整体模塑并从其延伸的杆的场; 将导电材料施加到基底以根据电路设计形成导电迹线图案; 以及在茎上形成环可接合的头。

公开(公告)号：WO2006054684A1

公开(公告)日：2006-05-26

申请号：PCT/JP2005/021218

申请日：2005-11-18

Applicant: 株式会社マルチ ,  東洋鋼鈑株式会社 ,  渡辺 充広 ,  西條 謹二 ,  大澤 真司 ,  吉田 一雄 ,  南部 光司

Inventor： 渡辺 充広 ,  西條 謹二 ,  大澤 真司 ,  吉田 一雄 ,  南部 光司

IPC: H05K1/02 ,  H05K1/09 ,  H05K3/06 ,  H05K3/38 ,  H05K3/46

CPC classification number: H05K3/427 ,  H05K1/0265 ,  H05K1/116 ,  H05K3/062 ,  H05K3/20 ,  H05K3/4658 ,  H05K2201/0352 ,  H05K2201/0355 ,  H05K2201/0361 ,  H05K2201/0376 ,  H05K2201/09509 ,  H05K2201/09736 ,  H05K2203/0361 ,  H05K2203/0384 ,  H05K2203/1476 ,  Y10T156/10

Abstract: 　従来、回路幅が大きく異なる設計を必要とした信号伝達回路と電源供給用回路等との回路幅を極力近づけ、実質的な小型化の可能なプリント配線板及びその製造方法を提供する。ことを目的とする。この目的を達成するため、導電層と絶縁層とを含む金属張積層板をエッチング加工することにより得られるプリント配線板であって、同一基準平面に形成した厚さの異なる第１回路と第２回路とが併存したプリント配線板を採用する。そして、第１回路又は第２回路のいずれか厚い方の回路が、第１銅層／異種金属層／第２銅層の３層が順次積層したクラッド状であることを特徴とする。そして、当該プリント配線板の製造は、第１銅層／異種金属層／第２銅層の３層が順次積層した状態のクラッド複合材を出発材料として、異種金属層と銅層との選択エッチング特性を有効利用した点に特徴を有する。

Abstract translation: 一种印刷电路板，其可以尽可能地均衡需要使电路宽度的设计显着不同且能够基本上小型化的信号传输电路和供电电路等的电路宽度及其制造方法 其中印刷电路板可以通过蚀刻包含导电层和绝缘层的金属复合层叠板和印刷线路板获得，其中第一电路和第二电路形成在相同的基准平面上并且不同 厚度共存，被使用。 印刷电路板的特征在于，第一电路或第二电路（以较厚者为准）具有包层形式，其中三层，第一铜层/不同种类金属层/第二铜层依次 层叠在一起。 印刷电路板的制造方法的特征在于，以包覆复合材料为原料，其特征在于，将覆盖复合材料的第一铜层/不同种类的金属层/第二铜层三层依次层叠 并且通过有效地使用不同种类的金属层和铜层之间的蚀刻特性选择。

公开(公告)号：WO2005060401A9

公开(公告)日：2005-08-18

申请号：PCT/US2004030857

申请日：2004-09-20

Applicant: MEDCONX INC ,  KENT HAROLD B ,  LEVANTE JAMES J

Inventor： KENT HAROLD B ,  LEVANTE JAMES J

IPC: H05K1/11 ,  H05K3/06 ,  H05K3/24 ,  H05K3/28 ,  H05K3/42

CPC classification number: H02J7/0045 ,  H05K1/11 ,  H05K3/061 ,  H05K3/243 ,  H05K3/28 ,  H05K3/427 ,  H05K2201/0373 ,  H05K2201/0949 ,  H05K2201/09736 ,  H05K2201/09881 ,  H05K2203/072

Abstract: A power transfer pad, having: a non-conductive board having a top and a bottom; a plurality of conductive substrate sections disposed across the top of the non-conductive board; at least one conducting element disposed on each of the conductive substrate sections; a plurality of electrical contacts on the bottom of the non-conductive board, wherein each of the electrical contacts on the bottom of the non-conductive board are in electrical communication with one of the conductive substrate sections on the top of the non-conductive board.

Abstract translation: 一种功率传输垫，具有：具有顶部和底部的非导电板; 多个导电基底部分，设置在所述不导电板的顶部上; 至少一个导电元件，设置在每个导电衬底部分上; 在所述非导电板的底部上的多个电触点，其中所述非导电板的底部上的每个电触点与所述非导电板的顶部上的所述导电衬底部分中的一个电导通 。

公开(公告)号：WO2004021752A1

公开(公告)日：2004-03-11

申请号：PCT/JP2003/004572

申请日：2003-04-10

Applicant: 富士通株式会社 ,  倉科 守 ,  石月 義克 ,  クーレイ エフ・エヌ ,  水越 正孝

Inventor： 倉科 守 ,  石月 義克 ,  クーレイ エフ・エヌ ,  水越 正孝

IPC: H05K3/28

CPC classification number: H05K3/28 ,  H05K3/0023 ,  H05K3/0082 ,  H05K3/4647 ,  H05K2201/0367 ,  H05K2201/09736 ,  H05K2201/09881 ,  H05K2203/0508

Abstract: 本発明は、突起電極が形成された多層ビルドアップ基板上の全面に感光性樹脂を塗布し、感光性樹脂の表面を突起電極上に形成された感光性樹脂が除去されるだけの露光量で露光、現像を行うことにより、突起電極間に感光性樹脂を配設して絶縁でき、かつ、バンプを形成するための突起電極上部を露出させることができる。

Abstract translation: 一种电路板的制造方法，其中形成在多层叠合基板上的突起电极可以绝缘，并且用感光树脂涂覆多层堆积基板的整个表面可以暴露出用于形成凸块的突出电极的上部 ，然后曝光和曝光光敏树脂的表面，只有足够的光照才能去除形成在该侵入电极上的感光树脂，从而将感光树脂布置在突起电极之间。

公开(公告)号：WO2003026366A1

公开(公告)日：2003-03-27

申请号：PCT/JP2002/009576

申请日：2002-09-18

Applicant: 松下電器産業株式会社 ,  竹岡 政彦

Inventor： 竹岡 政彦

IPC: H05K1/02

CPC classification number: H05K1/028 ,  G02F1/13452 ,  H01L23/4985 ,  H01L2924/0002 ,  H05K3/281 ,  H05K2201/09727 ,  H05K2201/09736 ,  H01L2924/00

Abstract: It is intended to further increase the strength against bending or twisting of the boundary between a flexible wiring board cover film and a metal band while retaining the bending easiness and minimizing an increase in the size of the flexible wiring board. Specifically, a plurality of rows of metal bands 12b formed in a stripe pattern on the flexible wiring board are shaped to have an increased width or thickness only in the vicinity of boundaries B1, B2 exposed from a cover film 12a, and the length H2 of a portion where such width or thickness is varied is increased gradually from the outer to the inner row.

Abstract translation: 旨在进一步提高柔性布线板覆盖膜和金属带之间的边界的弯曲或扭曲的强度，同时保持弯曲容易性并且使柔性布线板的尺寸最小化。 具体地说，在柔性布线板上形成条纹图形的多列金属带12b的形状仅在从覆盖膜12a露出的边界B1，B2附近具有增大的宽度或厚度，并且长度H2 这种宽度或厚度变化的部分从外排逐渐增加到内排。

公开(公告)号：WO2002087294A1

公开(公告)日：2002-10-31

申请号：PCT/SG2002/000050

申请日：2002-03-28

Applicant: GUL TECHNOLOGIES SINGAPORE LTD. ,  CHUA, Ah, Lim

Inventor： CHUA, Ah, Lim

IPC: H05K1/00

CPC classification number: H05K3/4611 ,  H05K1/0263 ,  H05K1/0265 ,  H05K1/162 ,  H05K3/243 ,  H05K2201/09672 ,  H05K2201/09736 ,  H05K2203/0369

Abstract: Upper, inner and lower sections (182, 180 and 184) of a PCB (100) are formed with each section having a substrate (140, 150 and 160) having patterned layers of metallization (105 and 110, 115 and 120, and 125 and 130), respectively. Some of the patterned layers of metallization (110, 115, 120, and 125) have thicker portions (171, 173) and part (188) of portion (186), and thinner portions (172, 174, 187, 190, 191, 192 and 193). The resultant thinner portion (175 and 194) in the prepreg layers (145 and 155) with the respective thicker portions of metallization provide decoupling capacitors, while the resultant thicker portions (196 and 198), for example, provide a lower capacitance for improved trace impedance for the signal traces (191 and 192).

Abstract translation: PCB（100）的上部，内部和下部（182,180和184）形成，每个部分具有具有图案化的金属化层（105和110,115和120以及125）的衬底（140,150和160） 和130）。 一些金属化层（110,115,120和125）的图案化层具有较厚部分（171,173）和部分（186）的部分（188），并且较薄部分（172,174,187,190,191） 192和193）。 预浸料层（145和155）中所形成的较薄部分（175和194）与金属化的较厚部分提供去耦电容器，而所得到的较厚部分（196和198）例如提供较低电容以改善痕迹 信号迹线（191和192）的阻抗。