中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

132 records (took 0.038 seconds)

    가변 저항 메모리 장치 및 그 제조 방법
    21.
    发明公开
    가변 저항 메모리 장치 및 그 제조 방법 审中-实审
    可变电阻存储器件及其制造方法

    公开(公告)号：KR1020170111862A

    公开(公告)日：2017-10-12

    申请号：KR1020160038071

    申请日：2016-03-30

    Applicant: 삼성전자주식회사

    Inventor： 이진우 ,  박순오 ,  박정희 ,  호리이히데끼

    IPC: H01L45/00

    CPC classification number: H01L45/1233 ,  H01L27/2409 ,  H01L45/06 ,  H01L45/126 ,  H01L45/144 ,  H01L45/1616 ,  H01L45/1675

    Abstract: 가변저항메모리장치는제1 도전라인들, 제2 도전라인들, 및메모리유닛을포함할수 있다. 상기제1 도전라인들은각각이기판상면에평행한제2 방향으로연장될수 있으며, 상기기판상면에평행하고상기제2 방향과교차하는제1 방향을따라복수개로형성될수 있다. 상기제2 도전라인들은상기제1 도전라인들상에서각각이상기제1 방향으로연장될수 있으며, 상기제2 방향을따라복수개로형성될수 있다. 상기메모리유닛은상기제1 및제2 도전라인들사이에서상기기판상면에수직한제3 방향으로이들이서로오버랩되는각 영역들에형성될수 있으며, 전극구조물, 상기전극구조물의중앙부상면에형성된절연패턴, 및상기전극구조물의가장자리상면에형성되어상기절연패턴의측벽에접촉하는가변저항패턴을포함할수 있다.

    Abstract translation: 可变电阻存储器件可以包括第一导线，第二导线和存储单元。 所述第一导电线可以在平行于所述衬底的所述上表面的第二方向上延伸，分别，可以在沿着平行于且相交于所述基板的上表面上的第二方向的第一方向上的多个部件形成。 第二导线可以是第一，和在基座上延伸，在所述第一导电线中的每个的至少一个方向上，也可以形成沿所述第二方向上的多个块。 所述存储器单元是分离的形成在之间第二导线的第一mitje图案，并且在与它们重叠的垂直于所述基板的上表面之外的第三方向的各个区域来形成，该电极结构中，电极结构的中心上表面上， 以及形成在电极结构的上边缘上并且接触绝缘图案的侧壁的可变电阻图案。

    반도체 장치의 제조 방법
    25.
    发明公开
    반도체 장치의 제조 방법 有权
    半导体器件制造方法

    公开(公告)号：KR1020110133793A

    公开(公告)日：2011-12-14

    申请号：KR1020100053397

    申请日：2010-06-07

    Applicant: 삼성전자주식회사

    Inventor： 최병덕 ,  배병재 ,  박정희

    IPC: H01L23/00 ,  H01L27/24 ,  H01L45/00

    CPC classification number: H01L27/2409 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/143 ,  H01L45/144 ,  H01L45/148 ,  H01L45/1683 ,  H01L24/05

    Abstract: PURPOSE: A method for manufacturing a semiconductor device is provided to simply and stably separate a node of a phase change material pattern in a damascene structure. CONSTITUTION: A conductive layer is formed on a semiconductor substrate(110). A first interlayer insulating film(150) is formed on the conductive layer. A first via hole(151) exposes the conductive layer to the first interlayer insulating film. A first phase change material film is formed on the first interlayer insulating film and the first via hole. A first phase change material pattern(152) is formed by etching the first phase change material film.

    Abstract translation: 目的：提供一种用于制造半导体器件的方法，以简单且稳定地分离镶嵌结构中的相变材料图案的节点。 构成：在半导体衬底（110）上形成导电层。 在导电层上形成第一层间绝缘膜（150）。 第一通孔（151）将导电层暴露于第一层间绝缘膜。 第一相变材料膜形成在第一层间绝缘膜和第一通孔上。 通过蚀刻第一相变材料膜形成第一相变材料图案（152）。

    가변 저항 메모리 장치 및 그 형성 방법
    26.
    发明公开
    가변 저항 메모리 장치 및 그 형성 방법 有权
    电阻可变存储器件及其形成方法

    公开(公告)号：KR1020110071506A

    公开(公告)日：2011-06-29

    申请号：KR1020090128097

    申请日：2009-12-21

    Applicant: 삼성전자주식회사

    Inventor： 박정희 ,  호리이히데키 ,  박혜영 ,  오진호 ,  권현숙

    IPC: H01L27/115 ,  H01L21/8247

    CPC classification number: H01L45/16 ,  H01L27/2463 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/124 ,  H01L45/1293 ,  H01L45/141 ,  H01L45/1683 ,  G11C13/0004

    Abstract: PURPOSE: A resistance variable memory device and a method for forming the same are provided to improve electrical characteristic and reliability by solving the misalignment between a top electrode and a variable resistance pattern. CONSTITUTION: In a resistance variable memory device and a method for forming the same, a bottom electrode(112) is formed on a substrate. A first interlayer insulating film comprises a trench(115) extended to a first direction. A top electrode(137) is extended to a second direction crossing with the first direction. A variable resistance pattern(123) is formed on the bottom electrode as an isolated type. A heat leakage prevention pattern(128) is formed on the variable resistance pattern.

    Abstract translation: 目的：提供电阻可变存储器件及其形成方法，以通过解决顶部电极和可变电阻图案之间的偏移来改善电气特性和可靠性。 构成：在电阻变化存储装置及其形成方法中，在基板上形成底部电极（112）。 第一层间绝缘膜包括延伸到第一方向的沟槽（115）。 顶部电极（137）延伸到与第一方向交叉的第二方向。 作为隔离型，在底部电极上形成可变电阻图案（123）。 在可变电阻图案上形成防漏图案（128）。

    다중 전극막을 갖는 상전이 메모리소자 제조방법
    27.
    发明公开
    다중 전극막을 갖는 상전이 메모리소자 제조방법 无效
    用于制造具有多电极的相变存储器件的方法

    公开(公告)号：KR1020100070155A

    公开(公告)日：2010-06-25

    申请号：KR1020080128769

    申请日：2008-12-17

    Applicant: 삼성전자주식회사

    Inventor： 박두환 ,  조성래 ,  하용호 ,  박정희 ,  강명진

    IPC: H01L21/8247 ,  H01L27/115

    CPC classification number: H01L45/06 ,  H01L45/1233 ,  H01L45/143 ,  H01L45/144 ,  H01L45/1666 ,  H01L45/1683

    Abstract: PURPOSE: A method for manufacturing a phase transition memory device with a multiple electrode layer is provided to minimize the heat from the interface between a lower electrode and a phase transition pattern to the peripheral region by forming a lower electrode made of the multiple layer. CONSTITUTION: An interlayer insulation layer(1200), a mold(115) and a preliminary electrode are formed on a substrate(1010). The interlayer insulation layer and the mold face each other. The preliminary electrode is positioned between the interlayer insulation layer and the mold. A first electrode(110) is formed by etching the preliminary electrode and then a gap is formed between the first insulation layer and the mold. A second electrode(120) is formed to fill the gap. The phase transition pattern is formed on the second electrode.

    Abstract translation: 目的：提供一种用于制造具有多电极层的相变存储器件的方法，用于通过形成由多层制成的下电极来使从下电极和相转变图案之间的界面到外围区域的热量最小化。 构成：在基板（1010）上形成层间绝缘层（1200），模具（115）和预备电极。 层间绝缘层和模具相互面对。 预备电极位于层间绝缘层和模具之间。 通过蚀刻预备电极形成第一电极（110），然后在第一绝缘层和模具之间形成间隙。 形成第二电极（120）以填充间隙。 在第二电极上形成相变图案。

    상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
    28.
    发明公开
    상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법 无效
    相变存储器单元，形成相变存储单元的方法，具有相变存储器单元的相变存储器件以及制造相变存储器件的方法

    公开(公告)号：KR1020090020938A

    公开(公告)日：2009-02-27

    申请号：KR1020070085582

    申请日：2007-08-24

    Applicant: 삼성전자주식회사

    Inventor： 신희주 ,  하용호 ,  박정희 ,  강명진 ,  박두환

    IPC: H01L27/115 ,  H01L21/8247

    CPC classification number: H01L45/1625 ,  G11C13/0004 ,  H01L27/2409 ,  H01L27/2436 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/143 ,  H01L45/144 ,  H01L45/1675 ,  H01L45/1691

    Abstract: A phase-change memory unit, a manufacturing method thereof, a phase-change memory device having the same and a manufacturing method of a phase-change memory device are provided to reduce amount of metallic component diffused to a phase change material layer pattern by forming a transition metal film pattern between a phase change material layer and an upper electrode. A bottom electrode(120) is formed on the substrate. A phase change material layer pattern(152) is formed on the bottom electrode. The phase change material layer pattern comprises carbon and GST compound. A first transition metal film pattern(162) is formed on the phase change material layer pattern. An upper electrode(172) is formed on the first transition metal film pattern. The first transition metal film pattern comprises one or more selected from the group consisting of titanium(Ti), vanadium(V), chrome(Cr), manganese(Mn), iron(Fe), cobalt(Co), nickel(Ni), zirconium(Zr), niobium(Nb), molybdenum(Mo), ruthenium(Ru), rhodium(Rh), palladium(Pd), hafnium(Hf), tantalum(Ta), tungsten(W), rhenium(Re), osmium(Os), iridium(Ir) and platinum(Pt).

    Abstract translation: 相变存储器单元，其制造方法，具有该相变存储器件的相变存储器件和相变存储器件的制造方法被提供以通过形成来减少扩散到相变材料层图案的金属成分的量 相变材料层和上部电极之间的过渡金属膜图案。 在基板上形成底部电极（120）。 在底部电极上形成相变材料层图案（152）。 相变材料层图案包括碳和GST化合物。 在相变材料层图案上形成第一过渡金属膜图案（162）。 在第一过渡金属膜图案上形成上电极（172）。 第一过渡金属膜图案包括选自钛（Ti），钒（V），铬（Cr），锰（Mn），铁（Fe），钴（Co），镍（Ni） ，锆（Zr），铌（Nb），钼（Mo），钌（Ru），铑（Rh），钯（Pd），铪（Hf） ，锇（Os），铱（Ir）和铂（Pt）。

    상변화 기억소자 및 그 형성 방법
    29.
    发明公开
    상변화 기억소자 및 그 형성 방법 无效
    相变材料存储器件和形成其的MEHTOD

    公开(公告)号：KR1020080022450A

    公开(公告)日：2008-03-11

    申请号：KR1020060085877

    申请日：2006-09-06

    Applicant: 삼성전자주식회사

    Inventor： 박정희 ,  김락환

    IPC: H01L27/115 ,  H01L21/8247

    CPC classification number: H01L45/06 ,  H01L27/0635 ,  H01L45/1233 ,  H01L45/141

    Abstract: A phase change memory device and a manufacturing method thereof are provided to simplify a manufacturing process by forming titanium silicide at a portion in which a p-type semiconductor of a cell diode contacts a preliminary bottom electrode. An insulating layer(100) having a cell contact hole is formed on a semiconductor substrate(10). A cell diode(130) is formed in a lower region of the cell contact hole. A preliminary bottom electrode(150) is formed on the cell diode in the cell contact hole, and a diode electrode is formed at a portion in which the preliminary bottom electrode contacts the cell diode. A bottom electrode(170) is formed on the preliminary bottom electrode in the cell contact hole, and a phase change material pattern is formed on the bottom electrode. A top electrode(210) is formed on the phase change material pattern.

    Abstract translation: 提供了相变存储器件及其制造方法，以通过在电池二极管的p型半导体接触初级底部电极的部分形成硅化钛来简化制造工艺。 在半导体衬底（10）上形成具有单元接触孔的绝缘层（100）。 电池单元二极管（130）形成在电池接触孔的下部区域中。 在单元接触孔中的单元二极管上形成初级底部电极（150），并且在预备底部电极与单元二极管接触的部分处形成二极管电极。 在电池接触孔中的初级底部电极上形成底部电极（170），在底部电极上形成相变材料图案。 在相变材料图案上形成顶部电极（210）。

Patent Agency Ranking