公开(公告)号：KR1020120088058A

公开(公告)日：2012-08-08

申请号：KR1020100113350

申请日：2010-11-15

Applicant: 삼성전자주식회사

Inventor： 박홍배 ,  현상진 ,  이후용 ,  나훈주 ,  한정희 ,  이혜란 ,  홍형석

IPC: H01L21/8238 ,  H01L21/28 ,  H01L29/51 ,  H01L29/66 ,  H01L29/49

CPC classification number: H01L21/823842 ,  H01L21/28185 ,  H01L21/28202 ,  H01L29/495 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66545

Abstract: PURPOSE: A method for manufacturing a semiconductor device using a metal aluminum nitride is provided to easily secure the space for subsequent processes within a trench by controlling the composition ratio of a film using one film. CONSTITUTION: A substrate(2) includes a first area(I) and a second area(II). An interlayer insulating film(3) including a first trench(8) and a second trench(9) is formed on the substrate. A first gate insulating film(201) is formed on the upper surface of the interlayer insulating film. A work function controlling film(203) is formed on the first gate insulating film. A first metal gate electrode is formed to fill the first trench. A second metal gate electrode is formed to fill the second trench.

Abstract translation: 目的：提供一种使用金属氮化铝制造半导体器件的方法，通过使用一个膜控制膜的组成比来容易地确保沟槽内后续处理的空间。 构成：衬底（2）包括第一区域（I）和第二区域（II）。 在衬底上形成包括第一沟槽（8）和第二沟槽（9）的层间绝缘膜（3）。 第一栅绝缘膜（201）形成在层间绝缘膜的上表面上。 工件功能控制膜（203）形成在第一栅极绝缘膜上。 形成第一金属栅电极以填充第一沟槽。 形成第二金属栅电极以填充第二沟槽。

公开(公告)号：KR1020070030466A

公开(公告)日：2007-03-16

申请号：KR1020050085148

申请日：2005-09-13

Applicant: 삼성전자주식회사

Inventor： 박홍배 ,  신유균

IPC: H01L21/336

CPC classification number: H01L29/513 ,  H01L21/28035 ,  H01L21/28185 ,  H01L21/28194 ,  H01L21/28202 ,  H01L29/4925 ,  H01L29/517

Abstract: 반도체 모스 트랜지스터 및 그 제조 방법에 관한 것으로써, 그 표면 아래에 불순물이 도핑된 소스/드레인과 상기 소스/드레인 사이에 위치하는 채널 영역을 갖는 반도체 기판을 포함한다. 그리고, 상기 채널 영역 상부에 형성되는 게이트 절연막과 게이트 도전막을 포함한다. 상기 게이트 절연막은 주로 금속 산화물, 금속 실리게이트 등을 포함하고, 상기 게이트 도전막은 주로 폴리 실리콘을 포함한다. 특히, 상기 게이트 절연막과 게이트 도전막 사이에는 실리콘 질화물, 알루미늄 질화물, 불순물이 도핑되지 않은 실리콘 등을 포함하는 버퍼막이 개재된다. 그러므로, 상기 버퍼막은 상기 게이트 절연막과 게이트 도전막이 서로 반응하는 것을 충분하게 방지한다.

公开(公告)号：KR100663341B1

公开(公告)日：2007-01-02

申请号：KR1020000046668

申请日：2000-08-11

Applicant: 삼성전자주식회사

Inventor： 박홍배 ,  김영관

IPC: H01L21/20

Abstract: 본 발명은 원자층 증착 캐패시터 제조방법 및 장치에 관한 것으로서, 특히 본 발명의 방법은 캐패시터 하부전극이 형성된 기판을 상기 멀티 챔버 증착장비로 로딩하고, 상기 로딩된 기판을 상기 제 1원자층 증착챔버로 이송하여 원자층 증착 방법으로 상기 기판의 캐패시터 하부전극 표면에 질화막을 증착하고, 상기 질화막이 증착된 기판을 제 2원자층 증착챔버로 이송하여 인시츄방식으로 원자층 증착 방법을 사용하여 상기 질화막 표면에 유전막을 증착하며, 상기 유전막이 증착된 기판을 금속 증착챔버로 이송하여 인시츄방식으로 상기 유전막 표면에 상부전극을 증착하는 것을 구비한다. 따라서, 본 발명에서는 인시츄 원자층 증착방법으로 캐패시터를 제조함으로써 초고집적 반도체 메모리 장치에서 요구되는 정밀한 두께 조절과 뛰어난 스텝 커버리지 특성을 확보할 수 있어서 캐패시터의 특성을 향상시킬 수 있다.

公开(公告)号：KR100640564B1

公开(公告)日：2006-10-31

申请号：KR1020000001996

申请日：2000-01-17

Applicant: 삼성전자주식회사

Inventor： 강창석 ,  황두섭 ,  유차영 ,  박홍배

IPC: H01L21/205

Abstract: 본 발명은 반도체 웨이퍼가 로딩되는 반응 챔버와, 상기 반응 챔버 상에 소스 가스를 균일하게 분사하는 가스 분사 장치와, 상기 가스 분사 장치로 소스 가스를 주입하게끔 일정 공간을 갖는 가스 주입부를 포함하는 반도체 제조 장비를 제공한다. 상기 가스 분사 장치는 상기 반응 챔버의 상부에 위치하면서 관통홀이 뚫어져 있는 한 개 혹은 두 개 이상의 분사판과, 상기 분사판의 양측부에는 상기 분사판과 챔버 또는 상기 분사판과 가스 주입부에 접하며 외기로부터 실링할 수 있는 한 개 이상의 실링부와, 상기 분사판 내에 위치하여 상기 실링부를 냉각할 수 있는 냉각부와, 상기 실링부 및 상기 냉각부의 내측에 설치되어 내부의 열이 상기 실링부로 전달되는 것을 방지함과 아울러 상기 분사판의 중앙부로 상기 냉각부의 냉각 효과의 전달을 방지하는 단열부를 구비한다.

公开(公告)号：KR1020060081086A

公开(公告)日：2006-07-12

申请号：KR1020050001494

申请日：2005-01-07

Applicant: 삼성전자주식회사

Inventor： 진범준 ,  박홍배 ,  박성건 ,  신유균 ,  강상범

IPC: H01L29/78

CPC classification number: H01L29/792 ,  H01L21/823425 ,  H01L21/823437 ,  H01L27/11568 ,  H01L21/02332 ,  H01L21/28185

Abstract: 게이트 구조물 상에 형성된 복합 장벽막을 갖는 반도체 장치를 제조하는 방법에서, 상기 복합 장벽막은 실리콘 산화막을 상기 게이트 구조물 상에 형성하고, 상기 실리콘 산화막의 표면 부위를 질화 처리하여 상기 실리콘 산화막의 표면 부위를 실리콘 산질화막으로 형성함으로써 완성될 수 있다. 상기 복합 장벽막은 후속하여 수행되는 산소 분위기에서의 열처리 공정에서 산화제가 상기 반도체 기판과 상기 게이트 구조물의 게이트 절연막 및 상기 게이트 구조물의 게이트 전극 사이의 계면들로 확산되는 것을 억제한다. 따라서, 상기 계면들에서 추가적인 계면 산화막들이 형성되는 것을 억제할 수 있다.

公开(公告)号：KR100422063B1

公开(公告)日：2004-03-10

申请号：KR1020010023773

申请日：2001-05-02

Applicant: 삼성전자주식회사

Inventor： 박홍배

IPC: H01L27/108

CPC classification number: H01L28/91 ,  H01L21/3144 ,  H01L21/31604 ,  H01L21/3162 ,  H01L21/3185 ,  H01L27/10855 ,  H01L28/56

Abstract: A capacitor in which a generation of a bad storage node can be reduced and a method of manufacturing the same. An opening is formed at a portion of an insulating layer on a semiconductor substrate for exposing a conductive structure under the insulating layer. A polysilicon film is formed on a top surface of the insulating layer and a sidewall and a bottom surface of the opening. A supporting film is formed on the polysilicon film. The polysilicon film and the supporting film are partially etched so that the polysilicon film and the supporting film remain only on the sidewall and the bottom surface of the opening, thereby forming a storage electrode. A dielectric film and a plate electrode are formed on the storage electrode. The generation of a bad capacitor can be reduced by using the supporting film to keep the node of the storage electrode from being inclined.

Abstract translation: 其中可以减少不良存储节点的产生的电容器及其制造方法。 在半导体衬底上的绝缘层的一部分处形成开口，用于暴露绝缘层下面的导电结构。 多晶硅膜形成在绝缘层的顶表面以及开口的侧壁和底表面上。 在多晶硅膜上形成支撑膜。 多晶硅膜和支撑膜被部分蚀刻，使得多晶硅膜和支撑膜仅保留在开口的侧壁和底表面上，由此形成存储电极。 在存储电极上形成电介质膜和平板电极。 通过使用支撑膜来保持存储电极的节点不倾斜，可以减少坏电容器的产生。

公开(公告)号：KR1020030081897A

公开(公告)日：2003-10-22

申请号：KR1020020020345

申请日：2002-04-15

Applicant: 삼성전자주식회사

Inventor： 김경석 ,  박영옥 ,  한재종 ,  박홍배 ,  신승목 ,  안병호

IPC: H01L21/027

Abstract: PURPOSE: A method for manufacturing a semiconductor device including a silicon nitride layer having a high extinction coefficient is provided to be capable of simplifying manufacturing processes by using the silicon nitride layer as a hard mask instead of an anti-reflective coating. CONSTITUTION: After forming a buffer oxide layer(20) at the upper portion of a semiconductor substrate(10), a silicon nitride layer(30) is formed on the buffer oxide layer. After coating a photoresist layer on the silicon nitride layer, a photoresist pattern(40) is formed by carrying out an exposing and developing process at the photoresist layer. A hard mask is formed by selectively etching the silicon nitride layer using the photoresist pattern as a mask. Then, the photoresist pattern is completely removed from the resultant structure. The resultant structure is patterned by using the hard mask made of the silicon nitride layer.

Abstract translation: 目的：提供一种制造包括具有高消光系数的氮化硅层的半导体器件的方法，以能够通过使用氮化硅层作为硬掩模而不是抗反射涂层来简化制造工艺。 构成：在半导体衬底（10）的上部形成缓冲氧化物层（20）之后，在缓冲氧化物层上形成氮化硅层（30）。 在氮化硅层上涂覆光致抗蚀剂层后，通过在光致抗蚀剂层上进行曝光和显影处理来形成光致抗蚀剂图案（40）。 通过使用光致抗蚀剂图案作为掩模选择性地蚀刻氮化硅层来形成硬掩模。 然后，从所得结构中完全除去光致抗蚀剂图案。 通过使用由氮化硅层制成的硬掩模对所得结构进行构图。

公开(公告)号：KR100382742B1

公开(公告)日：2003-05-09

申请号：KR1020020021685

申请日：2002-04-19

Applicant: 삼성전자주식회사

Inventor： 강창석 ,  황두섭 ,  유차영 ,  박영욱 ,  박홍배

IPC: H01L27/108

Abstract: PURPOSE: A method for fabricating a capacitor of a semiconductor device is provided to reduce impurities remaining on a lower electrode or in a high dielectric layer, by performing an ozone or plasma annealing process as a pre-treatment process after the lower electrode is formed or by performing an ozone or plasma annealing process as a post-treatment process after the high dielectric layer is formed. CONSTITUTION: The lower electrode is formed on a semiconductor substrate(1). A pre-treatment process is performed regarding the lower electrode. A dielectric layer is formed on the lower electrode. The dielectric layer is annealed in an atmosphere of an oxygen radical or plasma, and a post-treatment process is performed. An upper electrode is formed on the post-treated dielectric layer. The pre-treatment process, the process for forming the dielectric layer and the post-treatment process are performed in the same chamber.

Abstract translation: 目的：提供一种用于制造半导体器件的电容器的方法，以通过在形成下电极之后执行臭氧或等离子退火工艺作为预处理工艺来减少残留在下电极或高介电层中的杂质，或者 通过在高介电层形成之后执行臭氧或等离子体退火工艺作为后处理工艺。 构成：下电极形成在半导体衬底（1）上。 关于下电极执行预处理过程。 介电层形成在下电极上。 介电层在氧自由基或等离子体的气氛中退火，并且执行后处理过程。 在后处理的介电层上形成上电极。 预处理工艺，形成电介质层的工艺和后处理工艺在同一室中进行。

公开(公告)号：KR1020030033914A

公开(公告)日：2003-05-01

申请号：KR1020010066104

申请日：2001-10-25

Applicant: 삼성전자주식회사

Inventor： 한재종 ,  김경석 ,  안병호 ,  신승목 ,  김화식 ,  박홍배

IPC: C23C16/513

CPC classification number: C23C16/4558 ,  C23C16/345 ,  C23C16/4404 ,  C23C16/4405 ,  C23C16/505 ,  H01J37/3244 ,  H01J37/32623

Abstract: PURPOSE: A plasma enhanced chemical vapor deposition (PECVD) apparatus capable of forming nitride layer of high quality used widely in semiconductor device manufacturing process, and a method for forming nitride layer using the apparatus are provided. CONSTITUTION: The plasma enhanced chemical vapor deposition apparatus comprises a process chamber comprising a dome shaped upper chamber(40), and a lower chamber(42) clamped to the upper chamber in such a manner that an insulator is installed between the upper and lower chambers; a reaction gas emission ring(44) installed inside the process chamber to emit reaction gas to the upper direction inside the process chamber; a susceptor(52) which is installed inside the process chamber of the lower part of the reaction gas emission ring, in which a heater for controlling internal temperature of the process chamber and temperature of a wafer(56) is installed, and which is capable of rotating the wafer with the wafer being fixed; a plasma correcting ring(54) installed on the outer side of the upper part of the susceptor; a vacuum pump connected to the process chamber; and a power supply connected to the upper and lower chambers.

Abstract translation: 目的：提供能够形成半导体器件制造工艺中广泛使用的高质量氮化物层的等离子体增强化学气相沉积（PECVD）装置，以及使用该装置形成氮化物层的方法。 构成：等离子体增强化学气相沉积装置包括一个处理室，该处理室包括一个圆顶形的上部腔室（40）和一个下部腔室（42），该下部腔室（42）以这样一种方式夹紧，该绝缘体安装在上部和下部腔室 ; 反应气体排放环（44），其安装在所述处理室内部以在所述处理室内向上方输出反应气体; 安装在反应气体排放环的下部的处理室内的基座（52），其中安装有用于控制处理室的内部温度的加热器和晶片（56）的温度，并且其能够 在晶片固定的状态下旋转晶片; 安装在所述基座的上部的外侧的等离子体校正环（54） 连接到处理室的真空泵; 以及连接到上部和下部腔室的电源。

公开(公告)号：KR100363081B1

公开(公告)日：2002-11-30

申请号：KR1019990039839

申请日：1999-09-16

Applicant: 삼성전자주식회사

Inventor： 강창석 ,  황두섭 ,  유차영 ,  박영욱 ,  박홍배

IPC: H01L27/108

CPC classification number: H01L28/60 ,  H01L21/321 ,  H01L28/55

Abstract: 본발명의박막형성장치는반도체웨이퍼를로딩및 언로딩할수 있는로봇암을구비하는트랜스퍼챔버에연결되어있고유전막을증착할수 있는다기능챔버와, 상기다기능챔버에오존발생기또는플라즈마발생기의어닐수단이연결되어있어상기다기능챔버에서하부전극전처리, 상기유전막후처리및 상부전극후처리를수행할수 있다. 그리고, 본발명의박막형성장치를이용하여커패시터의하부전극상에형성된유전막을어닐수단으로후처리함으로써커패시터의누설전류를감소시킬수 있다.