-
-
-
公开(公告)号：KR101424139B1
公开(公告)日：2014-08-04
申请号：KR1020080075619
申请日：2008-08-01
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247
Abstract: 적층 구조에 대한 접근이 용이한 비휘발성 메모리 소자 및 그 동작 방법이 제공된다. 적어도 한층으로 적층되고, 데이터를 저장할 수 있는 복수의 가변 저항체들이 제공된다. 적어도 하나의 층선택 비트 라인은 상기 복수의 가변 저항체들의 제 1 단에 결합된다. 복수의 비트 라인들은 상기 복수의 가변 저항체들의 제 2 단에 결합된다. 복수의 선택 트랜지스터들은 상기 복수의 비트 라인들 및 상기 복수의 가변 저항체들의 사이에 결합된다. 복수의 워드 라인들은 상기 복수의 선택 트랜지스터들의 온-오프를 제어하도록 상기 복수의 선택 트랜지스터들에 결합된다.
-
公开(公告)号：KR101424138B1
公开(公告)日：2014-08-04
申请号：KR1020080092415
申请日：2008-09-19
Applicant: 삼성전자주식회사
IPC: H01L21/8247 , H01L27/115
CPC classification number: H01L45/04 , H01L27/2409 , H01L27/249 , H01L45/06 , H01L45/1226 , H01L45/144 , H01L45/146
Abstract: 적층 구조로 확장되어 고집적화가 용이한 비휘발성 메모리 소자 및 그 경제적인 제조 방법이 제공된다. 적어도 하나의 제 1 전극 및 적어도 하나의 제 2 전극이 제공된다. 상기 적어도 하나의 제 2 전극은 상기 적어도 하나의 제 1 전극과 교차되도록 배열된다. 적어도 하나의 데이타 저장층은 상기 적어도 하나의 제 1 전극 및 상기 적어도 하나의 제 2 전극의 교차 부분에 개재된다. 상기 적어도 하나의 제 1 전극은 제 1 도전층 및 제 1 반도체층을 포함한다.
비휘발성 메모리 소자, 제 1 전극, 제 2 전극, 다이오드, 데이타 저장층-
公开(公告)号：KR101196392B1
公开(公告)日：2012-11-02
申请号：KR1020060118559
申请日：2006-11-28
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247
CPC classification number: G11C11/5678 , G11C13/0004 , H01L27/24
Abstract: 고집적 비휘발성 메모리 소자 및 그 경제적인 제조 방법이 제공된다. 비휘발성 메모리 소자에 있어서, 적어도 한층 이상의 제 1 반도체층은 기판의 일부분 상에 서로 이격 적층되고 제 1 도전형을 갖는다. 복수의 제 1 저항변화 저장층들은 상기 적어도 한층 이상의 제 1 반도체층 각각의 제 1 측벽을 덮는다. 복수의 제 2 반도체층들은 상기 적어도 한층 이상의 제 1 반도체층 각각의 제 1 측벽 및 상기 복수의 제 1 저항변화 저장층들 사이에 개재되고, 상기 제 1 도전형의 반대인 제 2 도전형을 갖는다. 그리고, 복수의 비트 라인 전극들은 상기 복수의 제 1 저항변화 저장층들 각각에 연결된다.
-
Patent Agency Ranking
公开(公告)号：KR1020090109804A
公开(公告)日：2009-10-21
申请号：KR1020080035217
申请日：2008-04-16
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L27/249 , H01L27/2409 , H01L45/04 , H01L45/06 , H01L45/1226 , H01L45/144 , H01L45/146 , H01L27/2463
Abstract: PURPOSE: A non-volatile memory device and method of fabricating the same are provided to increase the number of first electrodes and second electrodes for high integration. CONSTITUTION: The non-volatile memory device includes at least one data storage layer(130), at least one first electrode(110), at least one second electrode(140). The second electrode is arranged to cross the first electrode. The data storage layer is interposed in the crossing potion of the second electrode with the first electrode. At least first electrode includes a junction diode(D) connected to the data storage layer.
Abstract translation: 目的：提供一种非易失性存储器件及其制造方法，以增加用于高集成度的第一电极和第二电极的数量。 构成：非易失性存储器件包括至少一个数据存储层（130），至少一个第一电极（110），至少一个第二电极（140）。 第二电极布置成与第一电极交叉。 数据存储层插入第二电极的交叉部分与第一电极。 至少第一电极包括连接到数据存储层的结二极管（D）。
-
公开(公告)号：KR1020080069865A
公开(公告)日：2008-07-29
申请号：KR1020070007641
申请日：2007-01-24
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L29/7881 , G11C16/3418 , H01L27/115 , H01L27/11521 , H01L29/42328 , H01L29/42336 , H01L29/66825 , H01L21/28273
Abstract: A nonvolatile memory device and a method for operating the same are provided to block current flow from a unit cell to bit lines by turning off an assistant transistor so as to solve a problem that the off-cell is not read. A pair of control gate electrodes(135) are provided on a semiconductor substrate(105). A source region(140) is placed between the control gate electrodes. A pair of assistant gate electrodes(115) are recessed in the semiconductor substrate. A pair of drain regions(145) are limited to the semiconductor substrate respectively. The semiconductor substrate has a bulk wafer structure, and an epitaxial layer is formed on the bulk wafer. A pair of tunneling insulating layers(120) are placed between the semiconductor substrate and charge storage layers. A pair of blocking insulating layers(130) are placed between the control gate electrodes and the charge storage layers. A pair of gate insulating layers(110) are placed between the assistant gate electrodes and the semiconductor substrate. First and second channel regions(165,170) are connected directly by placing the control gate electrodes and the assistant gate electrodes horizontally. The drain regions are connected with bit lines(160).
Abstract translation: 提供一种非易失性存储器件及其操作方法，通过关闭辅助晶体管来阻止从单元电池到位线的电流，从而解决了不读取电池的问题。 一对控制栅电极（135）设置在半导体衬底（105）上。 源极区域（140）被放置在控制栅电极之间。 一对辅助栅极电极（115）凹入半导体衬底。 一对漏极区域（145）分别限于半导体衬底。 半导体衬底具有体晶片结构，并且在体晶片上形成外延层。 一对隧道绝缘层（120）被放置在半导体衬底和电荷存储层之间。 在控制栅电极和电荷存储层之间放置一对阻挡绝缘层（130）。 一对栅极绝缘层（110）被放置在辅助栅电极和半导体衬底之间。 第一和第二通道区域（165,170）通过水平放置控制栅电极和辅助栅电极而直接连接。 漏极区域与位线（160）连接。
-
28.发明公开ＡＬＤ 공정에 의한 비정질 ＮｉＯ 박막의 제조방법 및상기 비정질 ＮｉＯ 박막을 이용한 비휘발성 메모리 소자 有权ALD工作场所NiO工作场所및상기비정질NiO을을이용한비휘발성메모리소자
公开(公告)号：KR1020070033743A
公开(公告)日：2007-03-27
申请号：KR1020050088236
申请日：2005-09-22
Applicant: 삼성전자주식회사
IPC: H01L21/205 , H01L27/10
CPC classification number: H01L27/115 , C23C16/406 , C23C16/45553 , H01L27/2436 , H01L45/04 , H01L45/1233 , H01L45/146 , H01L45/1616
Abstract: Example embodiments relate to a method of manufacturing amorphous NiO thin films and nonvolatile memory devices including amorphous thin films that use a resistance material. Other example embodiments relate to a method of manufacturing amorphous NiO thin films having improved switching and resistance characteristics by reducing a leakage current and non-volatile memory devices using an amorphous NiO thin film. Provided is a method of manufacturing an amorphous NiO thin film having improved switching behavior by reducing leakage current and improving resistance characteristics. The method may include preparing a substrate in a vacuum chamber, preparing a nickel precursor material, preparing a source gas by vaporizing the nickel precursor material, preparing a reaction gas, preparing a purge gas and forming a monolayer NiO thin film on the substrate by performing one cycle of sequentially supplying the source gas, the purge gas, the reaction gas and the purge gas into the vacuum chamber.
Abstract translation: 示例实施例涉及制造非晶NiO薄膜的方法和包括使用电阻材料的非晶薄膜的非易失性存储器件。 其他示例实施例涉及通过减少泄漏电流来制造具有改进的开关和电阻特性的非晶NiO薄膜的方法以及使用非晶NiO薄膜的非易失性存储器件。 提供一种通过减少漏电流和改善电阻特性来制造具有改善的开关特性的非晶NiO薄膜的方法。 该方法可以包括：在真空室中制备衬底，制备镍前体材料，通过蒸发镍前体材料来制备源气体，制备反应气体，制备吹扫气体，并且通过执行在衬底上形成单层NiO薄膜 将源气体，净化气体，反应气体和净化气体依次供应到真空室中的一个循环。
-
公开(公告)号：KR1020070025854A
公开(公告)日：2007-03-08
申请号：KR1020050082439
申请日：2005-09-05
Applicant: 삼성전자주식회사
IPC: H01L27/105
CPC classification number: H01L27/11502 , H01L27/11507
Abstract: A three-dimensional ferroelectric capacitor, a nonvolatile memory device with the same and a manufacturing method thereof are provided to prevent the concentration of Pb in a PZT layer from being decreased by restraining a counter diffusion between Pb and Si using a diffusion barrier. A three-dimensional ferroelectric capacitor includes a lower electrode(56), an interlayer dielectric(52) around the lower electrode, a diffusion barrier, a ferroelectric film, and an upper electrode. The diffusion barrier(62a,62b) is formed on the interlayer dielectric. The diffusion barrier consists of first and second diffusion barriers. The ferroelectric film(58) is formed on the lower electrode and the diffusion barrier. The upper electrode(60) is formed on the ferroelectric film.
Abstract translation: 提供了一种三维铁电电容器，一种非易失性存储器件及其制造方法，以通过使用扩散阻挡层阻止Pb和Si之间的反扩散来防止PZT层中的Pb浓度降低。 三维铁电电容器包括下电极（56），围绕下电极的层间电介质（52），扩散阻挡层，铁电体膜和上电极。 扩散阻挡层（62a，62b）形成在层间电介质上。 扩散阻挡层由第一和第二扩散阻挡层组成。 在下电极和扩散阻挡层上形成铁电体膜58。 上电极（60）形成在铁电体膜上。
-
公开(公告)号：KR100584424B1
公开(公告)日：2006-05-26
申请号：KR1020040089171
申请日：2004-11-04
Applicant: 삼성전자주식회사
IPC: H04N5/232
CPC classification number: H04N5/23248 , G02B13/001 , G02B27/646 , H04N5/2253 , H04N5/23287
Abstract: 본 발명은 카메라 렌즈 어셈블리의 손떨림 보정 장치에 있어서, 고정성 기판; 상기 기판 상에 유동 가능하게 배치되는 유동성 기판; 상기 유동성 기판의 주변을 둘러싸게 제공되고, 상기 고정성 기판 상에 고정된 고정성 빗살(comb) 구조; 및 상기 유동성 기판의 주변을 둘러싸게 제공되고, 상기 유동성 기판과 함께 상기 고정성 기판 상에서 유동 가능하게 구성되는 유동성 빗살 구조를 포함하고, 상기 고정성 빗살 구조와 유동성 빗살 구조에 전압이 인가됨에 따라 상기 고정성 빗살 구조와 유동성 빗살 구조 사이에 작용하는 인력에 의해 상기 유동성 기판이 유동하는 카메라 렌즈 어셈블리의 손떨림 보정 장치를 개시한다. 상기와 같이 구성된 카메라 렌즈 어셈블리의 손떨림 보정 장치는 이미지 센서가 설치되는 유동성 기판 및 유동성 기판을 유동시키기 위한 구조물들을 MEMS 기법으로 제작함으로써 손떨림 보정 장치의 소형화 및 제품의 정밀도 향상에 기여하게 되었다.
카메라, 손떨림, 보정, 반도체 식각, 빗살(comb) 구조
-
-
-
-
-
-
-
-
-
Search Results
84
records
(took 0.029 seconds)
