公开(公告)号：KR101232456B1

公开(公告)日：2013-02-12

申请号：KR1020110081845

申请日：2011-08-17

Applicant: 성균관대학교산학협력단

Inventor： 서수정 ,  임승규 ,  홍수연 ,  이원표 ,  이재윤 ,  이용우 ,  김진수 ,  나성훈 ,  이창형 ,  박은미

IPC: H01L21/683 ,  H01L21/60 ,  H01L23/48

Abstract: PURPOSE: A jig for filling a via hole, a via hole filling device, and a via hole filling method are provided to improve a process speed by mounting a first substrate and a second substrate on the upper and lower sides of a receiving space. CONSTITUTION: A body(110) includes a first receiving groove and a second receiving groove. A peripheral side of a first substrate(10) is received in the inner sidewall of the first receiving groove. The first substrate includes a via hole. A peripheral side of a second substrate(20) and the first receiving groove are received in the inner sidewall of a second receiving groove. A paste supply unit(120) supplies metal paste to the receiving space.

Abstract translation: 目的：提供用于填充通孔的夹具，通孔填充装置和通孔填充方法，以通过将第一基板和第二基板安装在接纳空间的上侧和下侧来提高加工速度。 构成：主体（110）包括第一接收槽和第二接收槽。 第一基板（10）的周边被容纳在第一接收槽的内侧壁中。 第一基板包括通孔。 第二基板（20）的外周侧和第一接收槽被容纳在第二接收槽的内侧壁中。 糊剂供给单元（120）将金属糊料供给到容纳空间。

公开(公告)号：KR101073485B1

公开(公告)日：2011-10-17

申请号：KR1020090022927

申请日：2009-03-18

Applicant: 성균관대학교산학협력단

Inventor： 서수정 ,  김진수 ,  나성훈 ,  김종천 ,  박인수 ,  임승규

IPC: H01L21/60 ,  H05K3/34 ,  B23K3/00

CPC classification number: H01L2224/11472 ,  H01L2224/11906 ,  H01L2224/131 ,  H01L2224/45 ,  H01L2224/45147 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01014 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/01083 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2224/48 ,  H01L2924/00012

Abstract: 본발명은인쇄회로기판또는실리콘웨이퍼등과같은기판에형성되는무연솔더범프의제조방법에관한것으로, 보다구체적으로기판에형성된구리포스트의전면을캡핑할수 있도록솔더를형성함으로써기계적신뢰성을향상시킬수 있는무연솔더범프의제조방법에관한것이다.

Abstract translation: 目的：提高机械可靠性的自由铅焊料凸块的制造方法是在基板上形成形成铜柱的前侧的焊料为封盖。 关于剪切应力的阻力增加。 构成：在基板（1）上形成铜线（2）。 光致抗蚀剂层（3）形成在铜线上。 根据光致抗蚀剂层的图案，铜柱（5）形成在铜线上。 形成光致抗蚀剂层（4）以具有与铜柱的底部的直径相同直径的图案。 焊料（10）被形成为使得铜柱的上部的正面被盖住。

公开(公告)号：KR100987106B1

公开(公告)日：2010-10-11

申请号：KR1020080072338

申请日：2008-07-24

Applicant: 성균관대학교산학협력단

Inventor： 서수정 ,  임승규 ,  박인수 ,  나성훈 ,  김진수 ,  이광근 ,  최우성

IPC: H01L23/12 ,  H05K3/10

Abstract: 본 발명은 멀티레이어 기판을 제조하는 방법에 관한 것으로, 더욱 자세하게는 재료의 제한 없이 멀티레이어 기판을 제조하는 방법에 관한 것이다.
상기의 목적을 달성하기 위하여 본 발명에 의한 중간층 형성을 통한 선택적 도금을 이용한 멀티레이어 기판 제조방법은, 기재의 표면에 금속층을 형성하는 1단계; 상기 금속층의 표면에 제1보호피막 패턴을 형성하는 2단계; 상기 금속층을 상기 제1보호피막 패턴에 의해 선택적으로 양극산화시킨 뒤에 상기 제1보호피막을 제거하는 3단계; 상기 3단계에서 제1보호피막을 제거한 표면에 중간층을 형성하는 4단계; 상기 중간층의 표면에 제2보호피막 패턴을 형성하는 5단계; 상기 중간층을 상기 제2보호피막 패턴에 의해 선택적으로 에칭하는 6단계; 및 상기 제2보호피막을 제거하고 에칭 뒤에 남은 중간층에 도금을 실시하는 7단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 도금이 쉬운 중간층을 형성하여 선택적 도금방법으로 도금층을 형성함으로써, 간단한 공정으로 멀티레이어 기판을 제조할 수 있으며, 도금이 어려운 재료를 이용하여 멀티레이어 기판을 제조할 수 있는 효과가 있다.
멀티레이어 기판, 양극산화, 알루미늄, 중간층

公开(公告)号：KR100939273B1

公开(公告)日：2010-01-29

申请号：KR1020080029778

申请日：2008-03-31

Applicant: 성균관대학교산학협력단

Inventor： 서수정 ,  임승규 ,  박인수 ,  나성훈 ,  김진수 ,  김태성 ,  염광섭

IPC: H01L21/28 ,  H01L23/12

Abstract: 본 발명은 반도체 패키징 또는 디스플레이 분야 등에 이용되는 멀티레이어에 관한 것으로, 보다 상세하게는 보다 간단한 공정 내지 적은 비용으로 멀티레이어를 제조할 수 있는, 양극산화를 이용한 멀티레이어 제조방법에 관한 것이다.
본 발명에 의한 멀티레이어 제조방법은, 기판의 표면에 제1금속층을 형성하는 제1단계; 상기 제1금속층을 부분적으로 양극산화시킴으로써 제1부분산화영역 및 제1금속배선을 가지는 제1회로를 형성하는 제2단계; 상기 제1금속층 및 제1부분산화영역을 전면적으로 양극산화시킴으로써 층간절연층을 형성하는 제3단계; 상기 층간절연층을 부분적으로 에칭함으로써 하나 이상의 관통홀을 형성하는 제4단계; 상기 층간절연층의 표면 및 관통홀 내에 제2금속층을 형성하는 제5단계; 및 상기 제2금속층의 표면을 부분적으로 양극산화시킴으로서 제2부분산화영역 및 제2금속배선을 가지는 제2회로를 형성하는 제6단계를 포함한다.
양극산화, 멀티레이어, 관통홀, 층간절연층

公开(公告)号：KR1020090103535A

公开(公告)日：2009-10-01

申请号：KR1020080029203

申请日：2008-03-28

Applicant: 성균관대학교산학협력단

Inventor： 김진수 ,  서수정 ,  박인수 ,  나성훈 ,  임승규 ,  김태성

IPC: H05K9/00 ,  H01J11/44

CPC classification number: H05K9/0086 ,  H01J11/44 ,  H01J2211/446 ,  H05K9/0096

Abstract: PURPOSE: A method for manufacturing an electrode for selective plating, a method for manufacturing an EMI shielding filter using the same, and an EMI shielding filter structure are provided to improve transparency and EMI shielding filtering effect by minimizing contamination, damage, or deterioration in a process. CONSTITUTION: A base substrate(100) with a mesh recess is formed in an upper part. The base substrate has an insulated transparent material. A first conductive layer is formed by depositing a first conductive material in the upper part of the base substrate. A dry etching process is performed while rotating the inclined base substrate. The first conductive layer of the remaining part except the bottom or the side of the recess is removed. An electroplating process is performed to fill a second conductive material in the recess using the first conductive layer remaining in the bottom of the recess as a seed layer.

Abstract translation: 目的：制造用于选择性电镀的电极的方法，使用其的EMI屏蔽滤波器的制造方法和EMI屏蔽滤波器结构，以通过最小化污染，损坏或劣化来提高透明度和EMI屏蔽滤波效果 处理。 构成：在上部形成具有网孔的基底基板（100）。 基底具有绝缘的透明材料。 第一导电层通过在基底衬底的上部中沉积第一导电材料而形成。 在旋转倾斜的基底基板的同时进行干蚀刻处理。 除了凹部的底部或侧面之外的剩余部分的第一导电层被去除。 执行电镀工艺以使用残留在凹槽的底部中的第一导电层作为种子层填充凹部中的第二导电材料。