-
公开(公告)号：KR100987106B1
公开(公告)日：2010-10-11
申请号：KR1020080072338
申请日：2008-07-24
Applicant: 성균관대학교산학협력단
Abstract: 본 발명은 멀티레이어 기판을 제조하는 방법에 관한 것으로, 더욱 자세하게는 재료의 제한 없이 멀티레이어 기판을 제조하는 방법에 관한 것이다.
상기의 목적을 달성하기 위하여 본 발명에 의한 중간층 형성을 통한 선택적 도금을 이용한 멀티레이어 기판 제조방법은, 기재의 표면에 금속층을 형성하는 1단계; 상기 금속층의 표면에 제1보호피막 패턴을 형성하는 2단계; 상기 금속층을 상기 제1보호피막 패턴에 의해 선택적으로 양극산화시킨 뒤에 상기 제1보호피막을 제거하는 3단계; 상기 3단계에서 제1보호피막을 제거한 표면에 중간층을 형성하는 4단계; 상기 중간층의 표면에 제2보호피막 패턴을 형성하는 5단계; 상기 중간층을 상기 제2보호피막 패턴에 의해 선택적으로 에칭하는 6단계; 및 상기 제2보호피막을 제거하고 에칭 뒤에 남은 중간층에 도금을 실시하는 7단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 도금이 쉬운 중간층을 형성하여 선택적 도금방법으로 도금층을 형성함으로써, 간단한 공정으로 멀티레이어 기판을 제조할 수 있으며, 도금이 어려운 재료를 이용하여 멀티레이어 기판을 제조할 수 있는 효과가 있다.
멀티레이어 기판, 양극산화, 알루미늄, 중간층-
公开(公告)号：KR101179386B1
公开(公告)日：2012-09-03
申请号：KR1020100032244
申请日：2010-04-08
Applicant: 삼성전기주식회사 , 성균관대학교산학협력단
CPC classification number: H01L21/50 , H01L23/13 , H01L23/147 , H01L23/49827 , H01L24/13 , H01L24/16 , H01L2224/131 , H01L2224/16146 , H01L2224/16235 , H01L2924/0001 , H01L2924/01006 , H01L2924/01019 , H01L2924/01023 , H01L2924/01033 , H01L2924/01078 , H01L2924/01082 , H01L2924/014 , H01L2924/19015 , H01L2924/19041 , Y10T436/170769 , H01L2224/13099
Abstract: There are provided a package substrate and a method fabricating thereof. The package substrate includes: a wafer having a cavity formed in an upper surface thereof, the cavity including a chip mounting region; a first wiring layer and a second wiring layer formed to be spaced apart from the first wiring layer, which are formed to be extended in the cavity; a chip positioned in the chip mounting region to be connected to the first wiring layer and the second wiring layer; a through-hole penetrating through the wafer and a via filled in the through-hole; and at least one electronic device connected to the via. Accordingly, a package substrate capable of having a passive device having a predetermined capacity embedded therein, while reducing a pattern size and increasing a component mounting density, and a method fabricating thereof may be provided.
-
Patent Agency Ranking
公开(公告)号：KR1020110112974A
公开(公告)日：2011-10-14
申请号：KR1020100032244
申请日：2010-04-08
Applicant: 삼성전기주식회사 , 성균관대학교산학협력단
CPC classification number: H01L21/50 , H01L23/13 , H01L23/147 , H01L23/49827 , H01L24/13 , H01L24/16 , H01L2224/131 , H01L2224/16146 , H01L2224/16235 , H01L2924/0001 , H01L2924/01006 , H01L2924/01019 , H01L2924/01023 , H01L2924/01033 , H01L2924/01078 , H01L2924/01082 , H01L2924/014 , H01L2924/19015 , H01L2924/19041 , Y10T436/170769 , H01L2224/13099
Abstract: There are provided a package substrate and a method fabricating thereof. The package substrate includes: a wafer having a cavity formed in an upper surface thereof, the cavity including a chip mounting region; a first wiring layer and a second wiring layer formed to be spaced apart from the first wiring layer, which are formed to be extended in the cavity; a chip positioned in the chip mounting region to be connected to the first wiring layer and the second wiring layer; a through-hole penetrating through the wafer and a via filled in the through-hole; and at least one electronic device connected to the via. Accordingly, a package substrate capable of having a passive device having a predetermined capacity embedded therein, while reducing a pattern size and increasing a component mounting density, and a method fabricating thereof may be provided.
-
公开(公告)号：KR1020100135469A
公开(公告)日：2010-12-27
申请号：KR1020090053852
申请日：2009-06-17
Applicant: 성균관대학교산학협력단
Abstract: PURPOSE: A high resistance cermet resistor and a forming method thereof are provided to prevent hypoxia by selectively performing anodizing process after a deposition process. CONSTITUTION: A first photoresist pattern is formed on a substrate(10). A metal electrode(30) is deposited on the front of a substrate. A first photo resistor pattern is removed from the substrate. A second photo resist pattern is formed on the substrate without a resistor formation position. A mixture is deposited on the front of the substrate and is made of active material and stable metal. A cermet resistor(60) is formed by anodizing the mixture. A second photoresist pattern is removed from the substrate.
Abstract translation: 目的：提供高电阻金属陶瓷电阻器及其形成方法，以在沉积工艺之后选择性地进行阳极氧化处理来防止缺氧。 构成：在衬底（10）上形成第一光致抗蚀剂图案。 金属电极（30）沉积在基板的前面。 从衬底去除第一光电阻图案。 在基板上形成第二光刻胶图案，而不形成电阻器形成位置。 混合物沉积在基材的前面，并由活性材料和稳定的金属制成。 通过阳极氧化混合物形成金属陶瓷电阻（60）。 从衬底去除第二光致抗蚀剂图案。
-
公开(公告)号：KR1020090124700A
公开(公告)日：2009-12-03
申请号：KR1020080051056
申请日：2008-05-30
Applicant: 성균관대학교산학협력단
IPC: H01L21/28
CPC classification number: Y02P80/30 , H01L21/76873 , H01L21/2885 , H01L21/76865
Abstract: PURPOSE: A fabrication method of electrode for selective plating process is provided to selectively form the plating electrode on the groove by removing the seed layer. CONSTITUTION: The metal seed layer(20) is formed in the substrate(10) surface in which groove is formed. The roller(30) is close to the surface of the substrate in which the metal seed layer is formed to remove the metal seed layer. The roller is arranged in the upper side and lower side of the substrate. The distance between the up-down rollers can be controlled. The speed of rotation of roller can be controlled. The material of roller is rubber.
Abstract translation: 目的：提供一种用于选择性电镀工艺的电极的制造方法，通过去除种子层来选择性地在沟槽上形成电镀电极。 构成：金属种子层（20）形成在形成有槽的基板（10）表面中。 辊（30）靠近形成有金属种子层的基板的表面以去除金属种子层。 辊布置在基板的上侧和下侧。 可以控制上下辊之间的距离。 可以控制滚筒的旋转速度。 辊子的材料是橡胶。
-
公开(公告)号：KR101044973B1
公开(公告)日：2011-06-29
申请号：KR1020090053852
申请日：2009-06-17
Applicant: 성균관대학교산학협력단
Abstract: 본 발명은 고저항체로 사용할 수 있는 고저항 서멧 저항체 및 그 형성방법에 관한 것이다.
본 발명에 의한 고저항 서멧 저항체의 형성방법은, 고저항체로 사용되는 서멧 저항체를 형성하는 방법에 있어서, 양극산화가 쉽게 이루어지는 활성물질과 양극산화에 안정한 안정금속을 함께 증착하여 혼합체를 형성하고, 상기 혼합체를 양극산화하여 상기 활성물질만 선택적으로 산화된 서멧을 형성하는 것을 특징으로 한다. 또한 본 발명에 의한 고저항 서멧 저항체는 양극산화가 쉽게 이루어지는 활성물질을 양극산화한 산화물을 기반으로 하여 양극산화에 안정한 안정금속 입자가 분산된 상태의 서멧으로 이루어진 것을 특징으로 한다.
본 발명에 따르면, 증착공정을 실시한 뒤에 양극산화공정을 실시하여 산소결핍의 문제를 방지함으로써, 뛰어난 열안정성 및 고주파특성을 갖는 고저항체를 제조할 수 있으며, 서멧을 직접 증착하지 않기 때문에 증착과정에서 옥사이드 타겟 또는 산소기체를 사용하지 않음으로써, 증착용 챔버의 오염을 막을 수 있는 효과가 있다.
양극산화, 애노다이징, 서멧, cermet, 저항-
公开(公告)号：KR1020100011215A
公开(公告)日：2010-02-03
申请号：KR1020080072338
申请日：2008-07-24
Applicant: 성균관대학교산학협력단
CPC classification number: H01L21/76832 , H01L21/02263 , H01L21/0274 , H01L21/3213 , H01L21/76838 , H01L21/76897
Abstract: PURPOSE: A method of manufacturing a multi-layer circuit board using selective plating by forming a middle-layer is provided to manufacture a multiple layers through a simple process by selectively forming and plating an interlayer. CONSTITUTION: A metal layer is formed on the surface of a material layer, and a first protective covering pattern is formed on the surface of the metal layer. The material layer is selectively processed by anode oxidation and a first protective covering pattern is removed. An interlayer is formed on the surface from which the first protective covering was removed. The second protective covering pattern is formed on the surface of the intermediate layer. The intermediate layer is selectively etched by the second protective covering pattern.
Abstract translation: 目的：提供一种通过形成中间层制造使用选择性镀覆的多层电路板的方法，通过简单的工艺通过选择性地形成和镀覆中间层来制造多层。 构成：在材料层的表面上形成金属层，在金属层的表面上形成第一保护覆盖图案。 通过阳极氧化选择性地处理材料层，并且去除第一保护覆盖图案。 在去除了第一保护层的表面上形成中间层。 第二保护覆盖图案形成在中间层的表面上。 中间层被第二保护覆盖图案选择性地蚀刻。
-
-
-
-
-
-
Search Results
7
records
(took 0.018 seconds)
