-
公开(公告)号：KR1020080052315A
公开(公告)日：2008-06-11
申请号：KR1020070093044
申请日：2007-09-13
Applicant: 한국전자통신연구원
IPC: H01L21/338
Abstract: A schottky barrier tunnel transistor is provided to lower the driving voltage of a semiconductor device and improve an operation speed by preventing a depletion phenomenon from occurring between a gate electrode and a gate insulation layer. A gate insulation layer(230) made of a metal oxide is formed on a channel region(260) of a silicon substrate. A gate electrode(240) made of a metal material is formed on the gate insulation layer. A source/drain electrode(220) made of metal silicide is formed on the silicon substrate, self-aligned with both sides of the gate electrode. The upper area of the channel region can be the same as the lower area of the gate electrode.
Abstract translation: 提供肖特基势垒隧道晶体管以降低半导体器件的驱动电压，并且通过防止在栅电极和栅极绝缘层之间发生耗尽现象来提高操作速度。 在硅衬底的沟道区（260）上形成由金属氧化物构成的栅极绝缘层（230）。 在栅极绝缘层上形成由金属材料制成的栅电极（240）。 在硅衬底上形成由金属硅化物制成的源极/漏极（220），与栅电极的两侧自对准。 沟道区域的上部区域可以与栅电极的下部区域相同。
-
公开(公告)号：KR1020080051030A
公开(公告)日：2008-06-10
申请号：KR1020070100558
申请日：2007-10-05
Applicant: 한국전자통신연구원
IPC: H01L27/098 , H01L27/095 , B82Y40/00
CPC classification number: H01L29/0673
Abstract: A schottky barrier nano-wire field effect transistor and a manufacturing method thereof are provided to secure thermal stability by forming a source/drain electrode using metal silicide when the source/drain electrode is jointed to a nano-wire. A channel(140) made of nano-wire is formed on a substrate(100). A source/drain electrode(150) made of metal silicide is formed on the upper surface of a substrate, and is electrically connected to both ends of the channel. A gate electrode(170) is formed to enclose the channel, and a gate insulating layer(160) is formed between the channel and the gate electrode. The nano-wire is made of any one selected from a group consisting of ZnO, V2O5, GaN and AlN.
Abstract translation: 提供肖特基势垒纳米线场效应晶体管及其制造方法，用于通过在源/漏电极连接到纳米线时通过使用金属硅化物形成源极/漏极来确保热稳定性。 在衬底（100）上形成由纳米线制成的通道（140）。 由金属硅化物制成的源极/漏极（150）形成在衬底的上表面上，并且电连接到沟道的两端。 形成栅电极（170）以包围沟道，并且在沟道和栅电极之间形成栅极绝缘层（160）。 纳米线由选自ZnO，V2O5，GaN和AlN的任何一种制成。
-
公开(公告)号：KR100789922B1
公开(公告)日：2008-01-02
申请号：KR1020060118985
申请日：2006-11-29
Applicant: 한국전자통신연구원
CPC classification number: H01L21/28088 , H01L29/4966 , H01L29/78 , H01L29/0847 , H01L29/665
Abstract: A method for manufacturing a semiconductor device and a semiconductor device manufactured using the same are provided to form a semiconductor device to which a metal silicide is adopted without a space structure by forming a gate electrode with a conductive compound. A gate dielectric is formed on a substrate(10). A conductive compound, which is not reacted with a metal layer to be formed through a subsequent process, is formed on the gate dielectric. The conductive compound and the gate dielectric are etched to form a gate electrode(12A). The metal layer is formed on a top of the substrate including the gate electrode. The metal and silicon contained in the substrate are reacted to form a source and drain region(14) comprised of a metal silicide layer on the substrate exposed at both sides of the gate electrode. After forming the metal silicide layer, the remaining metal layer which is not reacted with the silicon is removed.
Abstract translation: 提供一种制造半导体器件的方法和使用其制造的半导体器件，以形成通过形成具有导电化合物的栅电极而不具有空间结构的金属硅化物的半导体器件。 在基板（10）上形成栅极电介质。 在栅极电介质上形成导电化合物，其不与通过后续工艺形成的金属层反应。 蚀刻导电化合物和栅极电介质以形成栅电极（12A）。 金属层形成在包括栅电极的基板的顶部上。 包含在基板中的金属和硅被反应以形成由栅极电极的两侧露出的基板上的金属硅化物层构成的源区和漏区（14）。 在形成金属硅化物层之后，除去未与硅反应的剩余金属层。
-
公开(公告)号：KR1020070059900A
公开(公告)日：2007-06-12
申请号：KR1020060074492
申请日：2006-08-08
Applicant: 한국전자통신연구원
IPC: H01L21/335 , H01L29/872
Abstract: A schottky barrier tunnel transistor is provided to form a stable high-performance N-type schottky barrier tunnel transistor with a low schottky barrier with respect to electrons by forming a schottky junction on the (111) surface of a silicon by an anisotropic etch process. An insulation layer(20) is deposited on a substrate(10). A source/drain(30a,30b) is formed on the insulation layer. A channel(90) is formed between the source and the drain. A gate insulation layer(40) and a gate electrode(60) are sequentially formed on the channel. A sidewall insulation layer(50) is formed on both sidewalls of the gate insulation layer and the gate electrode. The interface of one of the source or drain and the channel has a (111) surface of silicon, and at least a part of the source/drain including the silicon (111) surface is silicidized by a predetermined metal material to be a schottky junction. The channel can be higher than the source/drain so that the interface has a slope.
Abstract translation: 提供肖特基势垒隧道晶体管，以通过各向异性蚀刻工艺在硅的（111）表面上形成肖特基结，形成相对于电子具有低肖特基势垒的稳定的高性能N型肖特基势垒隧道晶体管。 绝缘层（20）沉积在衬底（10）上。 源极/漏极（30a，30b）形成在绝缘层上。 在源极和漏极之间形成沟道（90）。 栅极绝缘层（40）和栅电极（60）依次形成在沟道上。 在栅极绝缘层和栅电极的两个侧壁上形成侧壁绝缘层（50）。 源极或漏极和沟道之一的界面具有硅的（111）表面，并且包括硅（111）表面的源极/漏极的至少一部分被预定的金属材料硅化为肖特基结 。 通道可以高于源极/漏极，以使界面具有斜率。
-
公开(公告)号：KR100699462B1
公开(公告)日：2007-03-28
申请号：KR1020050119010
申请日：2005-12-07
Applicant: 한국전자통신연구원
IPC: H01L29/812
CPC classification number: H01L29/458 , H01L29/517 , H01L29/66643
Abstract: A schottky barrier tunnel transistor and a method for manufacturing the same are provided to form silicide for manufacturing a device having a schottky barrier by performing an ion implantation process and a thermal process. A substrate(300) is prepared. An active silicon layer is formed on the substrate. A gate insulating layer(315) is formed on one region of the silicon layer. A gate electrode(320) is formed on the gate insulating layer. Ions are implanted into a source/drain region(330) of the silicon layer on which the gate insulating layer is not formed. A thermal process for the silicon layer containing the implanted ions is performed. A sidewall spacer is formed on sidewalls of the gate insulating layer and the gate electrode.
Abstract translation: 提供肖特基势垒隧道晶体管及其制造方法，以通过进行离子注入工艺和热处理来形成用于制造具有肖特基势垒的器件的硅化物。 制备基板（300）。 在衬底上形成有源硅层。 在硅层的一个区域上形成栅极绝缘层（315）。 栅电极（320）形成在栅极绝缘层上。 将离子注入到其中未形成栅极绝缘层的硅层的源极/漏极区域（330）中。 进行含有注入离子的硅层的热处理。 在栅极绝缘层和栅电极的侧壁上形成侧壁间隔物。
-
Patent Agency Ranking
公开(公告)号：KR100540595B1
公开(公告)日：2006-01-11
申请号：KR1020030091013
申请日：2003-12-13
Applicant: 한국전자통신연구원
IPC: G11B11/24
Abstract: 본 발명은 나비 넥타이형 안테나와 집광 회절격자를 이용하여 높은 집속효과와 회절한계(λ/2) 이하의 미세 초점을 구현할 수 있어 정보 용량의 대형화를 이룰 수 있는 새로운 구조의 광 정보 기록 헤드를 제공한다. 이를 통해, 정보 기록용량의 대형화를 만족시킬 수 있으며 광 정보 기록헤드의 소형화로 기록속도 향상을 이룰 수 있다.
나비 넥타이, 집광 회절 격자, 기록헤드-
公开(公告)号：KR100503427B1
公开(公告)日：2005-07-22
申请号：KR1020030075228
申请日：2003-10-27
Applicant: 한국전자통신연구원
IPC: H01L21/336 , B82Y40/00
Abstract: 본 발명의 나노크기의 반도체소자의 전극제조방법에 의하면, 실리콘기판, 매몰절연막 및 실리콘막이 순차적으로 적층된 구조물을 마련하고, 이어서 실리콘막을 패터닝하여 매몰절연막의 일부 표면만을 덮는 실리콘막패턴을 형성한다. 다음에 실리콘막패턴 및 매몰절연막의 노출표면 위에 절연막을 형성하고, 그 절연막 위에 실리콘막패턴과 교차하는 바 형태의 마스크막패턴을 형성한다. 다음에 그 마스크막패턴을 식각마스크로 한 식각공정으로 절연막의 일부를 제거하여 실리콘막패턴의 일부표면을 노출시키는 절연막패턴을 형성한다. 다음에 마스크막패턴을 제거하고 전면에 금속막을 형성한다. 다음에 금속막과 실리콘막패턴이 접하는 부분에 금속실리사이드막을 형성하고,나머지 부분에 남아있는 금속막을 제거한다. 그리고 절연막패턴 및 실리콘막패턴을 순차적으로 제거하여 금속실리사이드막을 상호 이격되도록 하여 각각 제1 전극 및 제2 전극으로 사용한다.
-
公开(公告)号：KR1020050040165A
公开(公告)日：2005-05-03
申请号：KR1020030075228
申请日：2003-10-27
Applicant: 한국전자통신연구원
IPC: H01L21/336 , B82Y40/00
Abstract: 본 발명의 나노크기의 반도체소자의 전극제조방법에 의하면, 실리콘기판, 매몰절연막 및 실리콘막이 순차적으로 적층된 구조물을 마련하고, 이어서 실리콘막을 패터닝하여 매몰절연막의 일부 표면만을 덮는 실리콘막패턴을 형성한다. 다음에 실리콘막패턴 및 매몰절연막의 노출표면 위에 절연막을 형성하고, 그 절연막 위에 실리콘막패턴과 교차하는 바 형태의 마스크막패턴을 형성한다. 다음에 그 마스크막패턴을 식각마스크로 한 식각공정으로 절연막의 일부를 제거하여 실리콘막패턴의 일부표면을 노출시키는 절연막패턴을 형성한다. 다음에 마스크막패턴을 제거하고 전면에 금속막을 형성한다. 다음에 금속막과 실리콘막패턴이 접하는 부분에 금속실리사이드막을 형성하고,나머지 부분에 남아있는 금속막을 제거한다. 그리고 절연막패턴 및 실리콘막패턴을 순차적으로 제거하여 금속실리사이드막을 상호 이격되도록 하여 각각 제1 전극 및 제2 전극으로 사용한다.
-
公开(公告)号：KR1020030072528A
公开(公告)日：2003-09-15
申请号：KR1020020011404
申请日：2002-03-04
Applicant: 한국전자통신연구원
IPC: H01L21/84
Abstract: PURPOSE: A method for manufacturing a nitride semiconductor substrate is provided to be capable of reducing manufacturing costs and increasing the area. CONSTITUTION: A buffer layer(11) made of an aluminum nitride(AlN) film is formed on a silicon substrate(10) for buffering lattice mismatch by using MBE(Molecular Bean Epitaxy). An oxide layer(11a) is formed on the buffer layer(11) by performing thermal oxidation processing. A nitride layer(12) is formed on the oxide layer(11a). Then, the silicon substrate(10) is removed.
Abstract translation: 目的：提供一种制造氮化物半导体衬底的方法，以能够降低制造成本并增加面积。 构成：通过使用MBE（Molecular Bean Epitaxy）在硅衬底（10）上形成由氮化铝（AlN）膜制成的缓冲层（11），用于缓冲晶格失配。 通过进行热氧化处理，在缓冲层（11）上形成氧化物层（11a）。 在氧化物层（11a）上形成氮化物层（12）。 然后，去除硅衬底（10）。
-
30.发明授权
公开(公告)号：KR100289045B1
公开(公告)日：2001-05-02
申请号：KR1019980037616
申请日：1998-09-11
IPC: C04B35/46
Abstract: 본 발명은 마이크로파 대역에서 사용되는 통신부품용 기본소재 그 중에서도 특히 유전체 세라믹 소재에 관한 것으로, 특히 낮은 소결온도와 높은 품질계수, 안정된 공진주파수 온도특성을 가지는 마이크로파 소자용 유전체 세라믹 조성물 및 이를 이용한 유전체 세라믹 제조방법에 관한 것으로서, 티탄산마그네슘과, 티탄산칼슘을 주성분으로 하고 탄산리튬 및 산화마그네슘을 부성분으로 하여 하기 마이크로파 소자용 유전체 세라믹 조성식에 의해서 출발물질인 산화마그네슘(MgO), 탄산칼슘(CaCO
3 ), 산화티타늄(TiO
2 ) 그리고 탄산리튬(Li
2 CO
3 )을 침량하여 탄산리튬과 산화마그네슘을 과잉으로 첨가한 후 혼합 및 분쇄를 하고, 900∼100℃의 온도에서 2시간 동안 하소하는 하소공정을 거쳐 선형과 1100∼1250℃의 온도에서 2∼4시간으로 소결하는 소결공정을 통하여 제조함으로써, 유전상수(ε
r ) 19∼21, 품질계수(Q×f
0 ) 70,000∼90,000 그리고 공진주파수 온도계수(τ
f )는 ± 5ppm/℃ 이내의 값을 가지는 우수한 특성의 유전체 세라믹을 비교적 저온소결(1100∼1250℃)을 통해서 얻을 수 있으며, 또한 마이크로파 주파수 대역에서 활용이 가능한 대역통과 필터, 듀플렉서 등의 통신용 수동부품의 기본소재로 사용할 수 있는 효과를 갖는다.
조성식 : {94 MgTiO
3 - 6 CaTiO
3 } + x Li
2 CO
3 + y MgO(mol %)
여기서, 0 ＜ x (Li
2 CO
3 ) ≤ 0.8(mol %), 0 ≤ y (MgO) ≤ 6(mol %)
-
-
-
-
-
-
-
-
-
Search Results
90
records
(took 0.07 seconds)
