公开(公告)号：KR1019950022451A

公开(公告)日：1995-07-28

申请号：KR1019930027634

申请日：1993-12-14

Applicant: 한국전자통신연구원

Inventor： 송원철

IPC: H04L25/06

Abstract: 본 발명은 전류셀을 이용한 DAC에 있어서, 데이터입력이 가해지는 스위치회로(2)를 구성하는 트랜지스터(N1)의 게이트와 소오스사이에 보상 커패시터(C
C )나 상기 커패시터 역할을 하는 트랜지스터(N6)를 연결함으로써 스위치동작의 온 및 오프타이밍을 일치시키거나, 스위치회로(2)를 구동하는 인버터(N4,N5)에 또 하나의 트랜지스터(N7)를 첨가시켜 스위치 구동신호의 상승시간을 하강시간보다 길게 함으로써 스위치동작의 온/오프 타이밍을 일치시켜 DAC출력의 그리치를 감소시킬 수 있는 전류셀 스위치회로이다.

公开(公告)号：KR1019950022162A

公开(公告)日：1995-07-28

申请号：KR1019930026315

申请日：1993-12-03

Applicant: 한국전자통신연구원

Inventor： 송원철 ,  오창준 ,  이종렬 ,  송방섭

IPC: H03M1/36

Abstract: 본 발명은 커패시터형 전압분배기회로에 관한 것으로서, 종래의 저항방식 전압분배회로에서 여러개의 저항이 연결됨으로써 원하지 않는 전력이 소비되고, 큰 저항을 사용할 때 집적회로내에서의 면적이 커진다는 문제점을 해결하기 위하여 소정의 클력시간에서 소정의 트랜지스터들이 도통되어 하나 이상의 커패시터에 의해서 분배되어 소정의 전압을 얻으므로써 저전력 및 고정밀의 전압분배회로를 얻을 수 있다.

公开(公告)号：KR1019950022044A

公开(公告)日：1995-07-26

申请号：KR1019930027340

申请日：1993-12-11

Applicant: 한국전자통신연구원

Inventor： 송원철 ,  오창준 ,  이종렬 ,  조규형 ,  정동열 ,  이병우

IPC: H03F3/183

Abstract: 본 발명은 큰 슬루레이트(slew rate)를 갖는 연산 중폭기 회로에 관한 것으로, 차동입력에 응답하여 차동출력을 발생하는 주 연산증폭기(10)와, 차동입력이 소 신호 모드인지 또는 대 신호 모드인지를 모니터하는 보조 연산증폭기(20)와, 이 보조 연산증폭기(20)의 출력이 소 신호 모드를 나타내면 오프 상태로 있는 반면 대 신호 모드를 나타내면 큰 전류를 주 연산증폭기(10)로 공급하여 주 연산증폭기(10)내 커패시터(C1,C2)를 충전 및 방전시켜 회로의 슬루레이트를 증가시키는 트렌스 컨덕터(30)를 포함함으로써 회로가 고속으로 동작할 수 있게 한다.

公开(公告)号：KR1019930024013A

公开(公告)日：1993-12-21

申请号：KR1019920009264

申请日：1992-05-29

Applicant: 한국전자통신연구원

Inventor： 김환용 ,  김대순 ,  송창영 ,  송원철

IPC: G11C11/40

Abstract: 본 발명은 대용량 DARM의 감지동작시 내부전압 변환기(internal voltage converter: 이하 'IVC'라 약칭함)에 의해 발생되는 잡음(noise)을 제거하여 정보감지(data sensign)에 소용되는 시간을 줄이는 초고집적 DRAM용 감지증폭기에 관한 것으로, 종래의 증폭기 구동 트랜지스터(MSEN, MSEP)의 폭(width)에 비해 약 1/2에 해당하는 폭을 갖는 2개의 NMOS 구동 트랜지스터(MSENI, MSEN2)중 하나는 복수의 짝수열 증폭기의 N래치와 각각 접속되고, 다른 하나는 복수의 홀수열 증폭기의 N래치와 각각 접속되며, 2개의 MOS 구동 트랜지스터(MSEPI, MESP2)중 하나는 복수의 짝수열 증폭기의 P래치와 각각 접속되고, 다른 하나는 복수의 홀수열 증폭기의 P래치와 각각 접속되며, 상기한 2개의 NMOS 구동 트랜지스터(MSEP1, MSEP2)는 선 V
SS 전원선과 접속되고, 상기한 2개의 PMOS 구동트랜지스터(MSEP1, MSEP2)는 IVC 와 전원선과 접속되도록 구성된다.

公开(公告)号：KR1019930014585A

公开(公告)日：1993-07-23

申请号：KR1019910024254

申请日：1991-12-24

Applicant: 한국전자통신연구원

Inventor： 오창준 ,  권종기 ,  송원철 ,  김홍주 ,  김대용

IPC: G11C11/40

Abstract: 본 발명은 DRAM(Dynamic Raandom Access Memory)의 센스앰프 회로에서의 센싱동작의 지연시간을 줄이기 위한 고속 센스 앰프회로에 관한 것으로서, 종래의 DRAM 센스 앰프회로는 기생 캐패시턴스로 인해 비트라인 쌍 BL
1 ,
가 선택된 경우에 부하 트랜지스터와 센스앰프군에 의한 센싱시간이 길어져 주앰프가 동작하기전 출력노드의 전압이 충분히 벌어질때까지 기다리는 시간이 길어져 전체 센싱속도가 느려지게 된다.
본 발명은 느려지는 센싱시간을 줄이기 위해 센스앰프군의 부하 트랜지스터쌍을 각 센스앰프마다 따로두고 앰프의 출력노드와 주앰프를 분리하는 스위치 트랜지스터를 둠으로써 쎈스앰프 출력노드에 생기하는 기생 캐피시턴스가 센스앰프에 큰부하로써 작용하는 영향을 없애어 센스앰프의 센싱속도가 빨라지게 하여 좀더 개선된 센싱속도를 얻을 수 있게한 고속센스앰프회로를 제공하는 것이다.

公开(公告)号：KR100377477B1

公开(公告)日：2003-03-26

申请号：KR1019990037893

申请日：1999-09-07

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 송원철 ,  정희범 ,  김귀동 ,  김성도

IPC: H03B5/12

Abstract: PURPOSE: A voltage-controlled oscillator having linear characteristic is provided to make a variation rate uniform without regard to a control voltage, so improve the characteristic of PLL. CONSTITUTION: The device includes a voltage-to-current converter(110) for converting an input control voltage into current, a current providing unit(120) for providing the converted current to an oscillator(130), and a voltage restricting unit(140) for restricting the voltage of the oscillator. The oscillator accepts the converted current to oscillate. The voltage-to-current converter has a buffer for compensating for a threshold voltage at the input port to operate normally from the initial operation state. The converter operates a transistor taking charge of conversion in a linear area to make a voltage/current conversion gain be linear.

Abstract translation: 目的：提供具有线性特性的电压控制振荡器，使变化率不受控制电压影响，从而改善PLL的特性。 该装置包括用于将输入控制电压转换为电流的电压 - 电流转换器（110），用于将转换后的电流提供给振荡器（130）的电流提供单元（120），以及电压限制单元 ）用于限制振荡器的电压。 振荡器接受转换后的电流进行振荡。 电压 - 电流转换器具有缓冲器，用于补偿输入端口处的阈值电压以从初始操作状态正常操作。 转换器在线性区域中操作负责转换的晶体管以使电压/电流转换增益为线性。

公开(公告)号：KR1020010076615A

公开(公告)日：2001-08-16

申请号：KR1020000003866

申请日：2000-01-27

Applicant: 한국전자통신연구원

Inventor： 권종기 ,  오창준 ,  이종렬 ,  송원철 ,  정희범 ,  조한진

IPC: H03D7/10

Abstract: PURPOSE: A frequency mixing circuit improved DC offset characteristic by using high bandwidth passing characteristic is provided to obtain proper DC offset characteristic regardless of effecting from an input signal voltage value, and minimize the power consumption due to a simple structure. CONSTITUTION: A voltage-current conversion section(20) amplifies an input voltage signal of a differential type provided from an input signal and a reference providing section(10), and converts the input voltage signal into a differential output current. A frequency mixing section(30) mixes the converted current provided from the voltage-current conversion section(20) with an applied clock signal from an outside. An output signal generation section(40) generates an output voltage signal through an output load resistor after receiving the converted current from frequency mixing section(30).

Abstract translation: 目的：通过使用高带宽通过特性改善DC偏移特性，以获得适当的直流偏移特性，而不管输入信号电压值如何，并且由于结构简单而使功耗最小化。 构成：电压电流转换部（20）放大从输入信号提供的差分类型的输入电压信号和参考提供部（10），并将输入电压信号转换成差分输出电流。 频率混合部分（30）将从电压电流转换部分（20）提供的转换电流与外部施加的时钟信号进行混合。 输出信号生成部（40）在从频率混合部（30）接收到转换后的电流之后，通过输出负载电阻生成输出电压信号。

公开(公告)号：KR100283619B1

公开(公告)日：2001-03-02

申请号：KR1019980052969

申请日：1998-12-03

Applicant: 한국전자통신연구원

Inventor： 오창준 ,  김욱 ,  권종기 ,  이종렬 ,  송원철 ,  김경수

IPC: H03J3/00

Abstract: 본 발명은 튜닝 회로에 관한 것이며, 특히, Gm-C 타입의 연속-시간 (continuous-time) 필터에서, 공정 변이(variation)에 따른 차단(cutoff) 주파수의 변동 폭을 최소한으로 줄이기 위해 정확한 Gm 값을 만들어 낼 수 있도록 하는 연속-시간 필터를 위한 주파수 튜닝 회로를 제공하는 데 그 목적이 있다.
본 발명에 따르면, 제1 기준전압으로부터 제1 소정값까지 방전되는 신호와 제2 기준전압으로부터 제2 소정값까지 충전된 신호를 생성하기 위한 적분 수단; 상기 적분 수단에 포함된 Gm셀로부터 옵셋 전압에 따라 증배된 전류를 입력받고, 포함하고 있는 Gm셀의 출력 노드와 입력 노드에 귀환 경로를 제공함으로써 Gm셀의 옵셋 전압을 샘플링하기 위한 옵셋 샘플링 수단; 외부로부터 입력된 클럭을 분주하여 기준 신호를 생성하며, 상기 적분 수단으로부터 입력된 제1 기준전압으로부터 제1 소정값까지 방전되는 신호와 제2 기준전압으로부터 제2 소정값까지 충전된 신호를 입력받아 실제 교차지점과 목표로 하는 교차지점을 비교하기 위한 신호를 생성하기 위한 비교 신호 발생 수단; 및 상기 비교 신호 발생 수단으로부터 기준 신호와 비교하기 위한 신호를 입력받아 위상을 검출하여 상기 적분 수단과 상기 옵셋 샘플 수단의 Gm값을 조정할 수 있는 제어 신호를 생성하기 위한 제어 수단을 포함하여 이루어진 주파수 튜닝 회로가 제공된다.

公开(公告)号：KR1020000038107A

公开(公告)日：2000-07-05

申请号：KR1019980052969

申请日：1998-12-03

Applicant: 한국전자통신연구원

Inventor： 오창준 ,  김욱 ,  권종기 ,  이종렬 ,  송원철 ,  김경수

IPC: H03J3/00

CPC classification number: H03H11/0422 ,  H03L7/06

Abstract: PURPOSE: A frequency tuning circuit used for a continuous-time filter is provided to reduce the fluctuation of the cutoff frequency by creating an accurate Gm value. CONSTITUTION: A frequency tuning circuit has an integration device(120) for tuning a Gm cell(126). The integration device(120) receives an increased current according to an offset voltage and generates an increased current by receiving first and second basis voltages. An offset sampling device(110) is provided to receive the increased current from the Gm cell(126) thereby sampling the offset voltage of the Gm cell(126). The offset sampling device(110) provides a return passage to the output and input nodes. A comparing signal generating device(140) is provided to generates a basis signal. The comparing signal generating device(140) generates a signal for comparing a cross position with a target cross position by receiving a discharge signal and a filling signal. A control device is provided to generate a control signal so as to adjust the Gm value of the integration device(120) and the offset sample device(110).

Abstract translation: 目的：提供用于连续时间滤波器的频率调谐电路，通过创建精确的Gm值来减少截止频率的波动。 构成：频率调谐电路具有用于调谐Gm单元（126）的集成装置（120）。 积分装置（120）根据偏移电压接收增加的电流，并通过接收第一和第二基准电压来产生增加的电流。 提供偏移采样装置（110）以接收来自Gm单元（126）的增加的电流，从而对Gm单元（126）的偏移电压进行采样。 偏移采样装置（110）向输出和输入节点提供返回通道。 提供比较信号发生装置（140）以产生基准信号。 比较信号发生装置（140）通过接收放电信号和填充信号产生用于比较交叉位置与目标十字位置的信号。 提供控制装置以产生控制信号，以便调整积分装置（120）和偏移采样装置（110）的Gm值。

公开(公告)号：KR100248426B1

公开(公告)日：2000-03-15

申请号：KR1019970070330

申请日：1997-12-19

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 김성도 ,  정희범 ,  김귀동 ,  송원철 ,  김경수

IPC: H04L12/28

Abstract: 본 발명은 SDH 기반의 ATM 통신에서 STM-n(Synchronous Transport Module-n, n=1,4,16..) 타이머의 오류 검출 및 자동 복구를 위한 리셋 신호 생성장치에 관한 것이다. 본 발명은 두 클럭원간의 스위칭 동작을 비트동기장치의 LOS(Loss Of Signal) 정보로부터 감지하고 이 스위칭으로 인하여 디지털회로가 영향을 받았는지를 OOF(Out Of Frame)와 FPID(Framing Word Detection Indication Signal) 정보로부터 판단한 후에 비정상적인 동작상태로 판단되면 리셋신호를 생성하여 STM-n(n=1,4,16) 프레임 데이터의 타이머회로를 초기화시킴으로써 클럭 글리치에 의한 비정상적인 동작상태에서 자동적으로 복구할 수 있도록 고안된 STM-n(n=1,4,16) 프레임 데이터 처리를 위한 타이머회로의 오류검출 및 자동복구를 위한 리셋신호 생성장치에 관한 것이다.