公开(公告)号：KR1020080045966A

公开(公告)日：2008-05-26

申请号：KR1020060115295

申请日：2006-11-21

Applicant: 삼성전자주식회사

Inventor： 신원석 ,  박홍식 ,  정종현 ,  홍선영 ,  김봉균 ,  이병진

IPC: G02F1/136

CPC classification number: G02F1/1343 ,  G02F1/1339 ,  G02F1/136286 ,  G02F1/1368 ,  G02F2001/13625 ,  G02F2001/136295 ,  G02F2201/123

Abstract: A thin film transistor substrate and a method for manufacturing the same are provided to reduce the number of etching masks and reduce a defect generated in forming pixel electrodes by avoiding lift-off. A thin film transistor substrate(100) includes gate wiring formed on an insulating substrate(10), including gate lines(22_1,22_2), gate electrodes(26_1,26_2), and maintenance electrodes(27_1,27_2) made of a first conductive material for gate wiring and a second conductive material for gate wiring, and gate ends(24_1) made of a first conductive material for gate wiring. Data wiring includes data lines(62) crossing the gate lines, and source and drain electrodes(65,66) formed on the gate electrodes, separated from each other. Pixel electrodes(82) are electrically connected with the drain electrodes. Auxiliary gate ends(84) are electrically connected with the gate ends, made of the same material as the pixel electrodes.

Abstract translation: 提供薄膜晶体管基板及其制造方法，以减少蚀刻掩模的数量，并通过避免剥离来减少在形成像素电极时产生的缺陷。 薄膜晶体管基板（100）包括形成在绝缘基板（10）上的栅极布线，包括栅极线（22_1,22_2），栅极电极（26_1,26_2）以及维修电极（27_1,27_2），其由第一导电 用于栅极布线的材料和用于栅极布线的第二导电材料，以及由用于栅极布线的第一导电材料制成的栅极端部（24_1）。 数据布线包括与栅极线交叉的数据线（62）以及形成在栅电极上的彼此分离的源极和漏极（65,66）。 像素电极（82）与漏电极电连接。 辅助栅极端（84）与栅极端电连接，栅极端部由与像素电极相同的材料制成。

公开(公告)号：KR1020080030798A

公开(公告)日：2008-04-07

申请号：KR1020060097142

申请日：2006-10-02

Applicant: 삼성전자주식회사

Inventor： 이병진 ,  김상갑 ,  박홍식

IPC: H01L29/786

CPC classification number: H01L27/1288 ,  H01L27/124 ,  H01L29/458 ,  H01L29/4908 ,  H01L27/1214 ,  G02F1/136227

Abstract: A method for manufacturing a thin film transistor is provided to reduce a critical dimension skew by dry-etching a transparent conductive layer without indium to form a pixel electrode. A gate wire including a gate line(22) and a gate electrode(26) is formed on an insulating substrate(10). A data wire including a source electrode(65) and a drain electrode(66) is formed to be insulated with the gate wire. A protective layer(70) is formed to cover the gate and data wires. The protective layer is etched to form a contact hole exposing the drain electrode. A transparent conductive layer without an indium element is deposited on the exposed drain electrode and the protective layer. The protective layer is dry-etched to form a pixel electrode(82). The transparent conductive layer is formed of one selected from a group consisting of ZAO(Al doped ZnO), ZGO(Ga doped ZnO), ZnO(Zinc Oxide), ZTO(Zinc Tin Oxide), and FTO(Fluorine doped Tin Oxide).

Abstract translation: 提供一种用于制造薄膜晶体管的方法，以通过对不含铟的透明导电层进行干蚀刻来形成像素电极来减小临界尺寸偏斜。 在绝缘基板（10）上形成包括栅极线（22）和栅电极（26）的栅极线。 包括源电极（65）和漏电极（66）的数据线形成为与栅极线绝缘。 形成保护层（70）以覆盖栅极和数据线。 蚀刻保护层以形成露出漏电极的接触孔。 没有铟元素的透明导电层沉积在暴露的漏电极和保护层上。 干蚀刻保护层以形成像素电极（82）。 透明导电层由选自ZAO（掺杂Al的ZnO），ZGO（Ga掺杂的ZnO），ZnO（氧化锌），ZTO（锌酸锌））和FTO（掺杂氟的氧化锡）组成的组中的一种形成。

公开(公告)号：KR1020080024763A

公开(公告)日：2008-03-19

申请号：KR1020060089312

申请日：2006-09-14

Applicant: 삼성전자주식회사

Inventor： 오민석 ,  김상갑 ,  박홍식 ,  진홍기 ,  정유광 ,  최승하

IPC: G02F1/136 ,  H01L29/786

CPC classification number: G02F1/136286 ,  H01L29/458

Abstract: A thin film transistor display panel and its fabrication method are provided to obtain low resistance of wirings and the reliability. A gate line(121) is formed on an insulation substrate. A gate insulating layer is formed on the gate line. A semiconductor(151) is formed on the gate insulating layer. Ohmic contacts are formed on the semiconductor. A data line(171) is formed on the ohmic contacts and includes a source electrode(173). A drain electrode faces the source electrode. A pixel electrode is connected with the drain electrode. At least one of the data line and the drain electrode includes the first contact layer, the second contact layer including a conductive oxide, and a conductive layer containing silver or a silver alloy.

Abstract translation: 提供一种薄膜晶体管显示面板及其制造方法，以获得较低的布线电阻和可靠性。 在绝缘基板上形成栅极线（121）。 在栅极线上形成栅极绝缘层。 在栅极绝缘层上形成半导体（151）。 在半导体上形成欧姆接触。 数据线（171）形成在欧姆接触上，并包括源电极（173）。 漏电极面对源电极。 像素电极与漏电极连接。 数据线和漏电极中的至少一个包括第一接触层，第二接触层包括导电氧化物，以及包含银或银合金的导电层。

公开(公告)号：KR1020080021952A

公开(公告)日：2008-03-10

申请号：KR1020060085212

申请日：2006-09-05

Applicant: 삼성전자주식회사

Inventor： 이병진 ,  정종현 ,  박홍식 ,  홍선영 ,  김봉균 ,  신원석

IPC: H01L29/786 ,  G02F1/136

CPC classification number: H01L27/1288 ,  G02F1/13439 ,  G02F1/136286 ,  H01L27/124 ,  H01L29/66757

Abstract: A method for manufacturing a thin film transistor display panel is provided to decrease the number of manufacturing processes and reduce a manufacturing cost, by forming pixel electrodes along with the gate lines using one mask. Undercut portions of photoresist portions are removed to form photoresist portions having reduced thicknesses and boundaries that are the same as those of underlying data lines(171) and drain electrodes(175), by using an etch-back process. Exposed impurity semiconductor layers are removed using the photoresist portions as an etch mask to form ohmic contacts(163a,165a), and then the photoresist portions are removed. The boundaries of the data lines and drain electrodes are the same as those of the ohmic contacts and a semiconductors(154a). A first insulating layer and a second insulating layer are deposited and etched to form an insulating pattern including column spacers and a passivation layer(180).

Abstract translation: 提供一种制造薄膜晶体管显示面板的方法，通过使用一个掩模与栅极线一起形成像素电极来减少制造工艺的数量并降低制造成本。 去除光致抗蚀剂部分的底切部分以通过使用回蚀工艺形成具有与底层数据线（171）和漏电极（175）相同的厚度和边界的光致抗蚀剂部分。 使用光致抗蚀剂部分作为蚀刻掩模去除曝光的杂质半导体层以形成欧姆接触（163a，165a），然后除去光致抗蚀剂部分。 数据线和漏极的边界与欧姆接触和半导体（154a）的边界相同。 沉积和蚀刻第一绝缘层和第二绝缘层以形成包括柱间隔物和钝化层（180）的绝缘图案。

公开(公告)号：KR100767379B1

公开(公告)日：2007-10-17

申请号：KR1020010078397

申请日：2001-12-12

Applicant: 삼성전자주식회사

Inventor： 조홍제 ,  강성철 ,  박애나 ,  박홍식

IPC: H01L29/786

Abstract: 먼저, 기판의 상부에 알루미늄 합금의 도전막을 차례로 적층하고 패터닝하여 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 가로 방향의 게이트 배선을 형성한다. 다음, 게이트 절연막을 형성하고, 그 상부에 반도체층 및 저항 접촉층을 차례로 형성한다. 이어, 크롬의 하부막과 알루미늄 합금의 상부막으로 이루어질 도전층을 적층하고 패터닝하여 게이트선과 교차하는 데이터선, 소스 전극, 드레인 전극 및 데이터 패드를 포함하는 데이터 배선을 형성한다. 이때, 크롬의 하부막은 8-12%의 Ce(NH
4 )
2 (NO
3 )
6 과 4-12%의 질산(NH
3 )과 나머지 초순수로 이루어진 식각액을 이용하여 습식 식각으로 패터닝하며, 식각액에서 질산이 4-8%인 경우에는 4-8%의 질산과 초순수로 이루어진 세정액을 이용하여 습식 세정을 실시할 수 있다. 이어, 데이터 배선으로 가리지 않는 저항성 접촉층을 제거하여 반도체층의 채널부를 드러낸다. 이어, 보호막을 적층하고 패터닝하여 드레인 전극, 게이트 패드 및 데이터 패드를 드러내는 접촉 구멍을 형성한 다음, IZO를 적층하고 패터닝하여 드레인 전극, 게이트 패드 및 데이터 패드와 각각 연결되는 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성한다.
알루미늄, IZO, 식각액, 크롬, 식각시간

公开(公告)号：KR1020070063372A

公开(公告)日：2007-06-19

申请号：KR1020050123526

申请日：2005-12-14

Applicant: 삼성전자주식회사

Inventor： 정창오 ,  박홍식 ,  김시열 ,  박정민

IPC: H01L29/786

Abstract: A method for manufacturing a TFT(Thin Film Transistor) display panel is provided to prevent a low resistive metal line from being mechanically chemically damaged due to post processes by covering the low resistive metal line using a reflow process on a photoresist layer. A gate line is formed on a substrate(110). A gate insulating layer, an undoped amorphous silicon layer, a doped amorphous silicon layer and a conductive layer are sequentially deposited on the gate line. A photoresist pattern is formed on the conductive layer. The photoresist pattern includes a first portion(52a) and a second portion(54a). A conductor pattern is formed on the resultant structure by etching selectively a conductor using the photoresist pattern as an etch mask. A first reflow process is performed on the photoresist pattern.

Abstract translation: 提供一种用于制造TFT（薄膜晶体管）显示面板的方法，以通过在光致抗蚀剂层上使用回流工艺覆盖低电阻金属线来防止低电阻金属线由于后处理而被机械化学损坏。 在基板（110）上形成栅极线。 栅极绝缘层，未掺杂的非晶硅层，掺杂的非晶硅层和导电层依次沉积在栅极线上。 在导电层上形成光刻胶图形。 光致抗蚀剂图案包括第一部分（52a）和第二部分（54a）。 通过使用光致抗蚀剂图案选择性地蚀刻导体作为蚀刻掩模，在所得结构上形成导体图案。 在光致抗蚀剂图案上进行第一回流处理。

公开(公告)号：KR1020070060174A

公开(公告)日：2007-06-13

申请号：KR1020050119155

申请日：2005-12-08

Applicant: 삼성전자주식회사

Inventor： 박홍식 ,  정종현 ,  김봉균 ,  이병진 ,  신원석 ,  홍선영

IPC: G02F1/136

CPC classification number: G02F1/1343 ,  G02F1/136 ,  G02F2201/123 ,  H01L29/786

Abstract: A pixel electrode, a thin film transistor substrate including the same, and a method for manufacturing a semiconductor substrate are provided to prevent light leakage by forming a pixel electrode having conductivity and transparency depending on a voltage being applied. A thin film transistor is formed on a substrate(101). A pixel electrode is connected to the thin film transistor and is formed of a polymer having transparency and conductivity, wherein at least one of transparency and conductivity is changed in accordance with a voltage applied through the thin film transistor. The pixel electrode is formed of one of PEDOT, PProDOT-(CH3)2, and PSS. A dopant is added to the pixel electrode, and is formed of metal such as Au, Pt, Ag, and Cu or a negative ion such as Cl-, ClO4-, and NO3-.

Abstract translation: 提供像素电极，包括该像素电极的薄膜晶体管基板和用于制造半导体基板的方法，以通过根据所施加的电压形成具有导电性和透明度的像素电极来防止漏光。 薄膜晶体管形成在基板（101）上。 像素电极连接到薄膜晶体管，并且由具有透明度和导电性的聚合物形成，其中透明度和导电率中的至少一个根据通过薄膜晶体管施加的电压而改变。 像素电极由PEDOT，PProDOT-（CH 3）2和PSS中的一种形成。 掺杂剂添加到像素电极中，并且由诸如Au，Pt，Ag和Cu的金属或诸如Cl - ，ClO 4 - 和NO 3 - 的负离子形成。

公开(公告)号：KR1020070052419A

公开(公告)日：2007-05-22

申请号：KR1020050110035

申请日：2005-11-17

Applicant: 삼성전자주식회사

Inventor： 김봉균 ,  박홍식 ,  정종현 ,  홍선영 ,  신원석 ,  이병진

IPC: H01L21/304

Abstract: 본 발명은 공정 용액 공급장치를 제공하며, 상기 공급장치는 기판이 안착되어 이송되는 이송기와, 상기 기판에 공정 용액을 분사하며 일방향을 따라 규칙적으로 배치된 복수의 분사기들과 상기 기판의 존부를 식별하는 적어도 하나의 감지센서를 포함한다.
본 발명에 따르면, 감지센서에서 기판을 감지하는 순간 상기 감지센서로부터 일정 영역내의 분사기만이 작동되고 나머지는 작동되지 않는다. 따라서 일률적으로 모든 분사기가 작동되는 경우에 비하여, 불필요하게 공정 용액이 낭비되는 것을 방지할 수 있다.
공정 용액, 포토레지스트, 순수

公开(公告)号：KR1020070014335A

公开(公告)日：2007-02-01

申请号：KR1020050068867

申请日：2005-07-28

Applicant: 삼성전자주식회사

Inventor： 신원석 ,  정종현 ,  박홍식

IPC: G02F1/136

CPC classification number: H01L27/1262 ,  G02F1/1343 ,  G02F1/136286 ,  G02F1/1368 ,  H01L27/124

Abstract: A method for manufacturing a thin film transistor substrate is provided to have no additive photolithographic process for forming a pixel electrode, thereby simplifying the manufacturing process, by simultaneously forming the pixel electrode and a gate line. A transparent conductive layer is formed on a substrate(110). A conductive layer is formed on the transparent conductive layer. A first photoresist film is formed on the conductive layer. The conductive layer is etched by using the first photoresist film as a mask with a first etching solution. The transparent conductive layer is etched by using the first photoresist film as a mask with a second etching solution, thereby forming a pixel electrode(191). A second photoresist film is formed on the first photoresist film. An exposed portion of the conductive layer is removed by using the second mask as a mask with the first etching solution, thereby forming a gate line having a gate electrode(124). A gate insulating layer(140), a semiconductor layer(154), a data line, drain and source electrodes(173,175), and a passivation layer(180) are sequentially formed by performing subsequent processes.

Abstract translation: 提供了制造薄膜晶体管基板的方法，以便不形成像素电极的附加光刻工艺，从而通过同时形成像素电极和栅极线来简化制造工艺。 在基板（110）上形成透明导电层。 导电层形成在透明导电层上。 在导电层上形成第一光致抗蚀剂膜。 通过使用第一光致抗蚀剂膜作为掩模用第一蚀刻溶液来蚀刻导电层。 通过使用第一光致抗蚀剂膜作为掩模用第二蚀刻溶液来蚀刻透明导电层，由此形成像素电极（191）。 在第一光致抗蚀剂膜上形成第二光致抗蚀剂膜。 通过使用第二掩模作为具有第一蚀刻溶液的掩模来去除导电层的暴露部分，从而形成具有栅电极（124）的栅极线。 通过执行后续处理，依次形成栅极绝缘层（140），半导体层（154），数据线，漏极和源电极（173,175）以及钝化层（180）。

公开(公告)号：KR1020060078697A

公开(公告)日：2006-07-05

申请号：KR1020040117010

申请日：2004-12-30

Applicant: 삼성전자주식회사

Inventor： 김성동 ,  김은식 ,  정주환 ,  고형수 ,  민동기 ,  박홍식 ,  홍승범

IPC: H01L27/115 ,  H01L27/105

CPC classification number: H03K19/16 ,  H01L43/08

Abstract: 자기 논리 소자와 그 제조 및 동작 방법이 개시되어 있다. 개시된 본 발명은 제1 배선 상에 적층되어 자기 분극 방향이 주어진 방향으로 고정된 하부 자성막과, 상기 하부 자성막 상에 적층된 비자성막과, 상기 비자성막 상에 적층되어 자기 분극 방향이 상기 하부 자성막의 자기 분극 방향과 동일하거나 반대인 상부 자성막과, 상기 상부 자성막 상에 형성된 제2 배선을 포함하는 것을 특징으로 하는 자기 논리 소자와 그 제조 및 동작 방법을 제공한다. 상기 제1 배선의 일단과 상기 제2 배선의 일단사이에 제1 전류원이 구비되고, 상기 제1 배선의 타단과 상기 제2 배선의 타단사이에 제2 전류원이 구비될 수 있다.